


ISSN 0207-6357

6

1984

ЭЛЕКТРОННАЯ ПРОМЫШЛЕННОСТЬ





1984

МИНИСТЕРСТВО ЭЛЕКТРОННОЙ ПРОМЫШЛЕННОСТИ СССР-НАУЧНО-ТЕХНИЧЕСКИЙ СБОРНИК

РЕДАКЦИОННАЯ КОЛЛЕГИЯ:

А.А.Чернышев
(главный редактор)

В.А.Афанасьев
Ф.И.Бусол
А.А.Васенков
И.Н.Воженин
Г.Г.Горбунова
(ответственный секретарь)

А.П.Грибачев
Б.Г.Грибов
Г.Я.Гуськов
Н.Д.Девятков
С.П.Жолобов
Г.М.Зверев
В.И.Иванов
А.Ф.Казаков
А.А.Константинов
Ю.Г.Кувшинников
Э.А.Лукин
А.А.Маклаков
В.И.Машкин
Ю.Б.Митюшин
Ю.П.Поцелуев
В.М.Пролейко
(зам. главного редактора)
Ю.А.Райнов
А.И.Савин
А.А.Сорокин
В.Д.Степанов
В.Н.Сретенский
П.М.Стуколов
(зам. главного редактора)
И.Ф.Фадеев
Я.А.Федотов
О.В.Филатов
С.К.Цаллагов

- Универсальное устройство программного управления с возможностью специализации системы команд, выполненное на стандартных ТТЛ, ЭСЛ и КМОП-сериях — последовательностный контроллер — находит широкое применение в различных программируемых устройствах.
- Магистральный приемопередатчик K584BB1, позволяющий реализовать основные функции интерфейсных схем и заменяющий до 18 ИС средней степени интеграции, представляет наилучшую элементную базу для организации интерфейсов ЭВМ.
- Использование приборов акустоэлектроники, в частности генераторов на ПАВ, отличающихся высокими рабочими частотами, сравнимой с кварцевыми генераторами стабильностью частоты и возможностью ее электронной перестройки в широком диапазоне, малыми габаритами и весом, механической прочностью, играет важную роль в решении задач микроминиатюризации РЭА.
- Автоматический поиск и настройка на частоту радиостанции, отмечаемая коротким звуковым сигналом, запоминание и смена частот семи радиостанций в каждом диапазоне, также оповещаемая звуковыми сигналами различного тона и длительности, улучшенное соотношение сигнал-шум и ряд других особенностей обеспечивают широкое применение ИС КА1508ХЛ1 в синтезаторах частот современных радиоприемников.
- Системный подход к разработке подключающих устройств (ПУ) для подсоединения микросэлектронной аппаратуры к контрольно-измерительной и технологической настроечной аппаратуре, направленный на устранение существующего многообразия ПУ, обеспечивает основу для унификации базы контактных элементов, создания типовых конструкций ПУ и перехода к машинному проектированию ПУ, что позволит разработать современные подключающие устройства, отличающиеся быстротой подключения, автоматизацией измерений, надежной эксплуатацией в различных условиях внешних воздействующих факторов, простотой и удобством в обслуживании.

ЭЛЕКТРОННАЯ ПРОМЫШЛЕННОСТЬ

1984 **6**
ИЗДАЕТСЯ С 1970 г. • ВЫПУСК (134)

СОДЕРЖАНИЕ

ИЗДЕЛИЯ ЭЛЕКТРОННОЙ ТЕХНИКИ И ИХ ПРИМЕНЕНИЕ

- 3 Крылов С. М. Модифицируемые контроллеры
- 8 Горовой В. В., Хвоц С. Т., Яковцев В. И. Магистральный приемопередатчик К584ВВ1
- 11 Белоус А. И., Горовой В. В., Попов Ю. П., Силин А. В., Хоменя А. Л. Быстродействующие универсальные коммутаторы серии К583
- 13 Белоус А. И., Горовой В. В., Кашевская Г. В., Малый И. В., Силин А. В. Быстродействующий 24-разрядный регистр сдвига К153ЗИР31
- 14 Дедюлин К. А., Кильметов Р. С., Краснопольский А. Г., Лашевский Б. Б., Механцев Е. Б., Хорин В. С., Цветов В. П. Цифровой матричный коммутатор КМ1509КП1
- 16 Додока Ю. В., Михеев Л. А., Осокин Ю. В. Четырехканальный компаратор напряжения К1121СА1
- 17 Куприяненко В. Н., Папалюх И. П., Самойленко С. В. Программаторы ППЗУ КР556РТ4 и КР556РТ5
- 18 Ковалевский В. К., Сергеев А. А., Тихомиров С. Н., Черняковский Д. Н. 16-разрядный арифметический умножитель К588ВР2
- 19 Абрайтис В.-Б. Б., Беляускас Б.-В. Б., Гутаускас А. Р., Ярулайтис Р. Г. Предварительный делитель частоты на 2 ГГц
- 20 Джалиашвили З. О. Микрокалькуляторы для преобразования угловых величин в различных системах счисления
- 21 Антонов М. И., Вохмин В. П., Глазков Г. Н., Данилов В. С., Ручко С. В., Синихин В. С. Высокостабильные генераторы частоты на ПАВ
- 25 Глухов А. В., Кожемякин А. Н., Меерович Г. П., Колосовский А. В., Тарасов М. Л. Генератор с фазовой автоподстройкой частоты К564ГГ1
- 26 Арабей С. А., Михайлов А. А., Протасов А. К. Гибридная интегральная схема разностного генератора
- 28 Дычаговский В. Б., Кобзарь С. И., Судьин С. Л. Преобразователь напряжение — частота — напряжение КР1108ПП1
- 28 Березенко А. И., Гусаков О. И., Корягин Л. Н., Кудрявцев С. А. БИС для цифрового синтезатора частот КА1508ХЛ1
- 30 Казинов В. А., Круглов Ю. В., Мельник В. П., Радзивилко А. С. БИС КР1015ХК2 управления частотой настройки радиоприемников
- 31 Иванов Л. В., Мошкин В. А., Расторгуев М. И. Комплект гибридных схем для цветных телевизионных приемников
- 32 Деревягин А. М., Кожемякин А. Н., Тарасов М. Л. Микросхема управления индикатором К564ИК2
- 35 Колеснева С. Н., Махонин О. Н., Переверзев В. А. Логические ЭСЛ схемы серии К1500
- 36 Антонов М. И., Данилов В. С., Карнилова С. Н., Максименко Ю. Н. Мощный полевой транзистор КР801
- 38 Богомяков А. А., Фирсов В. И. Мощный транзистор КТ848А для бесконтактных систем зажигания
- 39 Георгиевская Е. А., Кодылева Г. С., Кузнецов Ю. А. Высокочувствительный кремниевый фототранзистор
- 40 Моторина В. И., Смирнов Э. Н. Вакуумный емкостный делитель импульсных напряжений
- 42 Булгаков С. С., Горлов М. И., Иванов В. Д., Колмаков В. В., Кондобаров В. И., Косенко А. Н. Маломощные высокочастотные транзисторы КТ3139, КТ3140, КТ3145, КТ3146

ИЗМЕРЕНИЯ И КОНТРОЛЬНО-ИЗМЕРИТЕЛЬНАЯ АППАРАТУРА

- 45 *Буров В. Г., Волонкин В. М., Карелин Г. Е.* Пульт отладки микропроцессорных систем
- 48 *Моисеева Н. К., Фастов С. А., Щетинин Ю. И.* Методы технологических отбраковочных испытаний БИС ППЗУ
- 54 *Бербасов В. В., Бутузов В. С., Бучин В. И., Газаров А. А., Горбачев С. К.* Подключающие устройства для проверки компонентов микроэлектронной аппаратуры
- 58 *Кузнецов П. Г., Поздеев В. С.* Программно-аппаратурный комплекс контроля и диагностики
- 59 *Давыдов Н. П., Давыдова Ж. К., Мишин Г. Т., Язовцев В. И.* Устройство управления процессом изготовления тонкопленочных резисторов
- 61 *Бунзя В. Н., Даулатов М. Г.* Автоматизированная система контроля параметров потенциометров
- 62 *Делендик О. М., Юркин О. К.* Прибор для контроля фаски

ИССЛЕДОВАНИЯ. РАЗРАБОТКИ. МЕТОДЫ РАСЧЕТОВ

- 64 *Волонкин В. М., Голованев В. А., Курашова Е. П.* Комплект программ для автоматизированного проектирования микропроцессорных систем на базе МПК К589

- 67 *Глушеченко Э. Н., Шермаревич В. Г.* Расчет топологий микрополосковых СВЧ устройств
- 70 *Карамоско Т. В., Князев А. С., Матвеев В. Е., Сироткин В. С., Тейтельбаум А. З., Ходунов А. В.* Подсистема моделирования технологических процессов изготовления ИС
- 71 *Мокшин А. Н., Хлунов Г. В., Хлунова П. Л.* Требования к программному обеспечению подсистемы автоматизированного проектирования элементов ИС

ОБМЕН ОПЫТОМ

- 73 *Коробов А. И.* Эффективность организации подразделений разработчиков технологии БИС по методическому принципу

СООБЩЕНИЯ

- 44 *Венедиктов В. В., Демина Т. П., Кашинцев М. А., Порядин Ю. Д., Фомичев Н. Н.* Волноводный электрооптический дифракционный модулятор
- 63 *Ерохов А. К., Мясников Б. И., Петрунько С. Н., Трифонов В. В.* Высокостабильные источники питания
- 75 *Волков В. А., Вырелкин В. П., Калинин А. В., Кваша М. Ю., Пращикин Н. В.* Волноводный акустооптический дефлектор
- 76 *Давыдов В. И., Шведов Г. Н., Яцына Л. А.* Громкоговоритель с плоской диафрагмой для воспроизведения высших частот

ВНИМАНИЮ ЧИТАТЕЛЕЙ

Следующий выпуск сборника посвящен развитию средств вакуумной техники. Приведено описание различных течеискателей и оборудования для автоматизированного контроля герметичности ИЭТ, вакуумметрических приборов для вакуумных технологических процессов, а также миниатюрных геттерно-ионных и магнитоэлектрических насосов для ЭВМ. Рассмотрены особенности применения микропроцессорного комплекса для управления вакуумно-технологическими процессами изготовления ИЭТ. Описаны вакуумно-технологические методы нанесения металлических и диэлектрических пленок.

Ряд статей посвящен разработке контрольно-измерительного оборудования для ИС, систем контроля БИС типа "Элекон". Показаны особенности программно-математического и метрологического обеспечения к этому оборудованию.

ИЗДЕЛИЯ ЭЛЕКТРОННОЙ ТЕХНИКИ И ИХ ПРИМЕНЕНИЕ

УДК 621.315.765

С.М.Крылов

МОДИФИЦИРУЕМЫЕ КОНТРОЛЛЕРЫ

Создание программируемых многоцелевых (универсальных) систем является одним из главных направлений развития современной микроэлектроники [1]. В основном универсальность и программируе-

мость определяются применением микропроцессоров (МП) даже в том случае, когда использование существующих МП оказывается неоптимальным с точки зрения быстродействия, системы команд, затрат оборудования и т.д. Однако многие задачи синтеза программно-перестраиваемых систем могут быть решены с помощью так называемых последовательных контроллеров ("контроллеров последовательности") [2], т.е. программируемых логических контроллеров и управляю-




Рис. 1. Базовая схема ТТЛ варианта контроллера (D1 — К155КП1; D2 — К155ЛА1; D3 — К155ЛН1; D4 — К131ЛА3; D5 — К155ТМ2; D6 — К155ЛА4; D7, D8 — К155ИЕ7; D9 — К155ИД3; VD1—АЛ310, VD2, VD3 — Д311)

щих логических машин [3]. Такая система оказывается, как правило, более быстродействующей и менее требовательной к объему памяти программ.

С точки зрения разработчика последовательностный контроллер можно определить как универсальное устройство программного управления с возможностью специализации системы команд. Примером такого контроллера является БИС К589ИК01, несмотря на то, что он ориентирован на микропроцессорные системы и имеет не очень удобную для автономного применения структуру. Контроллер [4] представляет более широкие возможности, но он достаточно сложен и имеет фиксированную систему и разрядность команд, не позволяющие варьировать их по желанию потребителя.

Более простая и гибкая схема контроллера (рис. 1) реализуется на стандартных ТТЛ, ЭСЛ и КМОП-сериях микросхем (на рисунке приведен ТТЛ вариант), а также в составе универсальных вентиляльных матриц (УВМ). Она может выдавать последовательности команд с частотой до 5 млн.оп./с (ТТЛ-вариант), до 20 млн.оп./с (ЭСЛ-вариант) и 0,5 млн.оп./с (КМОП-вариант).

При работе с ОЗУ или ПЗУ, задержка включения (выключения) которых по сигналу "Разрешение выборки" (РВ) лежит в диапазоне 30–50 нс (К155РУ7, К155РЕ3), чтение (стробирование) ЗУ команд осуществляется сигналом РВ2 контроллера (выход 10D3.6), а при работе с ОЗУ или ПЗУ

с задержкой по РВ 60–75 нс (К155РУ2, К541РУ2, К556РТ4, К556РТ5) – сигналом РВ1. При работе с другими типами ОЗУ или ПЗУ с задержкой по РВ более 75 нс необходима соответствующая модификация контроллера, заключающаяся в снижении частоты тактового генератора и включении между источником сигнала РВ1 и остальной частью схемы дополнительных линий задержки (на РС-цепочках или обычных логических вентилях). В качестве РВ может использоваться также сигнал $\varphi 0$.

После появления на входах ОрК...7рК контроллера достоверной информации из ЗУ осуществляется стробирование основного дешифратора форматов и одноадресных команд D9: сигнал на входе С1 определяет начало стробирования (с помощью R4–C2 он устанавливается таким образом, чтобы низкий уровень на выводе 6D4.4 начинался сразу после появления достоверной информации во всех разрядах команды, т.е. в ОрК–7рК), а сигнал на входе С2D9 – конец (он может совпадать с РВ). При выполнении команд переходов (признак формата – код "0001" в старшем полубайте первого байта команды, см. таблицу) на выходе ID9 появится импульс, своим задним (положительным) фронтом устанавливающий триггер D5.2 в состояние "лог. 1", а D5.1 – в состояние, определяемое значением признака перехода (Pr1–Pr14) на входе мультиплексора признаков D1 (см. рис. 1).

Основные и дополнительные форматы команд контроллера

Форматы команд контроллера						
	Название формата	№ байта команды	Разряды байтового формата		Дополнительные разряды	
			0p 3p	4p 7p		8p Kp
			Функция	Функция		Функция
Базовые форматы	Формат переходов	1	Признак формата (код 0001)	Код признака перехода	Дополнительное поле кода признака	
		2	Адреса перехода		Дополнительное поле адреса	
	Формат одноадресных команд	1	Код операции	Поле адреса или непосредственного операнда	Дополнительное поле адреса или операнда	
	Формат безадресных команд	1	Признак формата	Код операции	Дополнительное поле кода или модификатор	
Дополнительные форматы	Дополнительный двухбайтовый формат (ДФ i)	1	Признак формата	Служебная информация, модификатор	Дополнительное поле	
		2	Адрес ОЗУ операционной части или непосредственный операнд		Дополнительное поле адреса или операнда	
	Многобайтовый формат переменной длины	1	Признак формата	Число байтов в команде	Дополнительное поле модификатор	
		2	Первый непосредственный операнд		Дополнительное поле операнда	
		
n	n-й непосредственный операнд		Дополнительное поле операнда			

Триггер D5.2 запрещает на следующем такте выработку строба С1, и в конце чтения второго байта на счетчик команд D7–D8 принимается адрес перехода, если D5.1 находился в состоянии "лог. 1", а если D5.1 находился в состоянии "лог. 0" – содержимое D7–D8 увеличивается на единицу. Одновременно D5.2 разрешает собственный сброс и сброс D5.1 в конце чтения второго байта сигналом на выводе 12D6.1.

Схема и описание работы КМОП-варианта аналогового контроллера приведены в работе [5], упрощенный вариант TTL-контроллера рассмотрен в работе [6].

Для отладки программ в пошаговом режиме в контроллере предусмотрен режим "ТАКТ", устанавливаемый размыканием ключа S4, с пошаговым просмотром программы, подтверждаемым очередным зажиганием и гашением светодиода VD1, причем свечение светодиода соответствует единичному состоянию сигналов $\varphi 1, \varphi 3, \varphi 5$, а в режиме "АВТОМАТ" (положение "АВТ" S4) – пуску контроллера. Перед началом работы или при записи программ контроллер устанавливается в исходное состояние нулевым уровнем сигнала "НАЧАЛЬНЫЙ УСТАНОВ" (НУ). Для записи программы в ЗУ программ используется вход 10D4.3, на который подается нулевой уровень сигнала записи (ЗАП). После его снятия содержимое счетчика команд автоматически увеличивается на единицу, т.е. происходит наращивание адреса ЗУ программ по мере ввода массива. Контроллер при вводе программы должен находиться в состоянии останова, что обеспечивает также блокировку работы дешифратора D9.

Свободные выходы дешифратора D9 (Вых 0, Вых 2, ..., Вых F) могут использоваться в операционной части системы произвольным образом. Например, они могут стробировать прием информации, записанной в разрядах 4–7 команды (одноадресного формата), на различные управляющие регистры, триггеры, счетчики операционной части и т.д. Кроме того, любой выход "Вых i" D9 может стробировать другой дешифратор (типа K155ИД3), входы 2^0 – 2^3 которого подключены к 7pK–4pK соответственно (рис. 2). Выходы "Вых 0"–"Вых. F" этого дешифратора в свою очередь могут выполнять элементарные функции управления: устанавливать триггеры в состояние "лог. 0" и "лог. 1", разрешать и запрещать чтение информации любой разрядности в ОЗУ операционной части и т.п., т.е. от каждой из 16 одноадресных команд, дешифрируемых в D9, можно получить 16 безадресных.

При отработке контроллером различных программ может потребоваться его временный останов (например, для выполнения какой-либо "длинной" команды, требующей значительно большего интервала времени, чем период тактового генератора D2.1–D3.3). Схема для реализации такой задержки приведена на рис. 3. Сигнал с любого свободного выхода "Вых. i" дешифратора D9 (или с одного из выходов дешифратора безадресных команд D11 – см. рис. 2) запускает схему формиро-

вания импульса заданной длительности D10 (1/2 K155АГ3, можно использовать K155АГ1), с инверсного выхода которой и снимается сигнал временного останова, подаваемый на вход "ВОСТ 1" или "ВОСТ 2" D2.1. Длительность останова τ можно определить по формуле [7]:

$$\tau = 0,3 CR \left(1 + \frac{0,7}{R} \right).$$

Тот же сигнал с выхода iD9 (D11) может одновременно запускать какое-либо устройство операционной части или микропрограммный автомат, обрабатывающий в операционной (управляемой) части системы фиксированную последовательность микроопераций, пока основная последовательность команд в контроллере остановлена на время τ .

Значения сопротивления R1 и R3 тактового генератора могут быть выбраны в диапазоне 180–390 Ом, а величина С1 в зависимости от частоты находится в пределах 33–510 пФ. Для повышения стабильности С1 заменяется кварцевым резонатором.

Ключевые сигналы, вырабатываемые в управляемой части системы и свидетельствующие о наиболее важных ее состояниях, которые должны идентифицироваться программой контроллера, по-




Рис. 2. Базовая схема формирования стробов безадресных команд (D11 – K155ИД3)




Рис. 3. Организация временного останова работы контроллера (D10 – K155АГ3)

даются на входы мультиплексора признаков D1 в виде стандартных TTL-уровней. Эти сигналы анализируются командами условного перехода, которые передают управление по адресу перехода, если значение соответствующего признака равно "лог. 0" или следующей по порядку команде, если значение признака равно "лог. 1". Число анализируемых признаков может быть больше 15, для этого вход любого из признаков "Pr i" подключается к выходу дополнительного мультиплексора (K155КП1, K155КП5, K155КП7), входы признаков которого используются аналогично входам "Pr0-Pr14" D1, а входы 2⁰-2³ подключаются к выходам 4-разрядного регистра, который может загружаться программно

одноадресной командой загрузки (дешифрируемой в D9). Для анализа соответствующего признака используется связка из двух команд, первая из которых загружает регистр управления дополнительного мультиплексора, подключая тем самым анализируемый признак к входу "Pr i" D1, а вторая — команда условного перехода по значению "Pr i". Указанный способ позволяет подключить к мультиплексору D1 до 240 внешних признаков.

Базовый вариант контроллера (см. таблицу) ориентирован на байтовую организацию ЗУ команд, однако позволяет применять, в случае необходимости, и любую другую (например, 10-, 12-, 16-разрядную), для чего разрядность счетчика команд увеличивается соответственно до 10, 12, 16 разрядов. Возникающие при этом дополнительные поля команд могут использоваться произвольным образом.

Другим вариантом расширения объема ЗУ команд (при сохранении его байтовой структуры) является его страничная организация с использованием для перехода со страницы на страницу нескольких последовательно выполняемых команд стандартных форматов. Например, для организации перехода в 12-разрядном поле адресов счетчик команд D7, D8 дополняется парой синхронно работающих счетчиков D12 и D13 (рис. 4), первый из которых (D12) может программно загружаться одноадресной командой, для чего вход "Загр." D12 соединяется с одним из свободных выходов D9. Переходы в пределах одной страницы объемом 256 байт выполняются так же, как и в схеме, представленной на рис. 1, а для переходов с одной страницы на другую используется связка из трех команд. Первой должна быть команда загрузки в D12 номера страницы, на которую осуществляется переход (по признаку i), второй — двухбайтовая команда условного перехода в заданное место страницы, записанной в D12, а третьей — одноадресная команда загрузки в D12 номера исходной страницы, который необходимо восстановить для нормальной работы контроллера в случае невыполнения условия перехода (при выполнении безусловного перехода третья команда отсутствует). Указанный способ позволяет расширить ЗУ команд до любого объема.




Рис. 4. Расширение поля адресов ЗУ команд (D12, D13 — K155ИЕ7)




Рис. 5. Формирование стробов команд дополнительного двухбайтового формата (D14 — K155ЛА2; D15 — K155ЛА3; D16 — K155ТМ2; D17 — K155ЛА4; D18 — K155ИЕ6, K155ИЕ7)

Из таблицы видно, что контроллер в базовом варианте позволяет одной одноадресной командой загружать один 4-разрядный регистр. Используя две последовательные одноадресные команды загрузки двух 4-разрядных регистров, можно загрузить 8-разрядную информацию, т.е. перейти к байтовому формату загружаемых данных. Однако иногда удобнее использовать для этой цели специальную двухбайтовую команду дополнительного формата (ДФ i), схема формирования стробов для которой приведена на рис. 5, а назначение полей команды — в таблице. При выработке в D9 признака одного из дополнительных форматов (ДФ i), например — ДФЗ, сигнал "Вых3" D9 устанавливает в состояние "лог. 1" триггер D14 — D15.1, разрешая тем самым по сигналу $\varphi 4$ установку в состояние "лог. 1" триггера двухбайтового формата D5.2. Одновременно сигнал с выхода D9 устанавливает триггер "3" дополнительного формата (ТгДФ3) в состояние "лог. 1" и загружает в регистр D18 содержимое разрядов 4—7 первого байта команды (эти разряды могут указывать код операции, выполняемой над вторым байтом команды ДФЗ, либо задавать адрес ОЗУ операционной части системы, в который этот байт нужно записать, и т.д.). Подтверждением считывания второго байта команды ДФЗ служит низкий уровень на выходе D17.1, после чего триггеры ТгДФ3 и D5.2 устанавливаются в состояние "лог. 0" сигналом "У0" с выхода 8 D3.2. Установку в состояние "лог. 0" триггера D14—D15.1 осуществляет $\varphi 2$.

Если необходима последовательная загрузка различного числа байтов, т.е. длина команды должна варьироваться, можно использовать схему, приведенную на рис. 6. Поле модификатора (разряды 4—7 первого байта команды, см. таблицу) используется в данном случае для указания числа байтов, которые необходимо считать из ЗУ команд. Это число по сигналу с заданного выхода D9 записывается в счетчик D19, одновременно разрешая работу вентиля D15.3 высоким уровнем с вывода 13 D19. Вентиль D15.4 в свою очередь устанавливает по сигналу $\varphi 4$ триггер D5.2 в состояние "лог. 1" в конце каждого цикла считывания очередного байта до тех пор, пока содержимое счетчика D19 не станет равно нулю, после чего D5.2 сигналом "У0" будет установлен в состояние "лог. 0" и контроллер перейдет к выполнению следующей команды.




Рис. 6. Формирование стробов команд переменной длины (D19 — К155IE7; D20 — К155АН1)

Команды типа ДФ i и команды переменной длины удобно использовать, когда в состав оборудования операционной части включаются БИС микропроцессорных наборов с байтовой организацией шин информации, например, периферийные контроллеры серии КР580, управляющие режимы в которые загружаются последовательно из нескольких байтов. В приведенном на рис. 6 варианте максимальное число последовательно загружаемых байтов равно 16.

Из двух следующих друг за другом однобайтовых команд основного формата можно получить 16 двухбайтовых команд загрузки 4-разрядной информации из ЗУ команд в любой из 16 регистров операционной части. Для этого первая одноадресная команда загружает вспомогательный 4-разрядный регистр, выходы которого соединены с входами всех 16 регистров операционной части, а вторая — безадресная — переписывает его содержимое в соответствующий регистр операционной части.

Таким образом, набор форматов и функций команд предложенного контроллера достаточны для реализации любой программируемой системы, что подтверждается высокоэффективным применением аналогичных контроллеров в программируемых устройствах самого различного назначения [5, 6, 8].

ЛИТЕРАТУРА

1. Ф и ш е р Дж.А. Программируемые компоненты — завтрашний день СБИС.— Электроника (пер. журн. «Electronics»), 1980, № 13, с. 47—53.
2. I b r a h i m D. Designing digital sequence controllers with microprogramming techniques — Electronic Engineering, 1980, vol. 52, N 638, p. 41—51.
3. А м б а р ц у м я н А.А., П о т е х и н А.И., З а п о л ь с к и х Е.Н. Программируемые контроллеры и их применение.— Измерения, контроль, автоматизация, 1979, № 4, с. 25—33.
4. Контроллер для систем управления технологическими процессами/Э.П.Калошкин, А.Ф.Кузнечиков, В.И.Медведев, Д.С.Сержанович, А.И.Сухопаров, Ю.П.Попов.— Электронная промышленность, 1983, вып. 4, с. 3—5.
5. К р ы л о в С.М. Многопротокольный программируемый процессор связи.— Электронная промышленность, 1983, вып. 3, с. 19—22.
6. К р ы л о в С.М. Программное управление оборудованием в аналого-цифровой системе обработки данных.— Изв. ЛЭТИ, 1979, вып. 262, с. 50—55.
7. Г о р о в о й В.В., Д у х н о в с к и й Л.А., П р и б ы л ь с к и й А.В. Одновибратор с повторным запуском К133/К155АГЗ.— Электронная промышленность, 1980, вып. 1, с. 41—42.
8. Крылов С.М. Основы синтеза универсальных периферийных устройств.— В сб.: Системы контроля и управления на основе микроЭВМ.— Куйбышев: КПТИ, 1983, с. 18—21.

Статья поступила 29 ноября 1983 г.

УДК 621.3.049.771.14:681.327

В.В.Горовой, С.Т.Хвощ, В.И.Яковцев

МАГИСТРАЛЬНЫЙ ПРИЕМОПЕРЕДАТЧИК K584BV1

Реализованные в БИС K584BV1 функции коммутатора, буферного регистра, канальных приемников и передатчиков, защиты выходных каскадов от перегрузок, совмещенной с регулированием электропотребления, позволяют отнести ее к новому поколению интерфейсных схем.

Разработка интерфейсов микроЭВМ выдвигает ряд сложных и противоречивых требований к архитектуре и электрическим параметрам периферийных БИС. Магистральный приемопередатчик K584BV1 представляет собой наилучшую элементную базу для организации интерфейсов типа ОБЩАЯ ШИНА — СМ ЭВМ [1], сочетающую функции коммутатора, буферного регистра, канальных приемников и передатчиков, а также паритетного контроля системной шины.

Структура БИС (рис. 1). Магистральный приемопередатчик (МПП) K584BV1 рассчитан на работу с двумя внутриблочными (Д1 и Д2) и одной системной шиной (Д3). Нагрузочная способность шин Д1 и Д2 — по 8 мА, Д3 — 16 или 53 мА. В состав БИС входят два регистра (Р1, Р2), пять мультиплексоров (МП1—МП5), схема паритетного контроля (СПК), два дешифратора (ДШ1, ДШ2) и два регистра микрокоманд (РМК1, РМК2).

БИС можно представить как совокупность двух независимых подканалов (Д1, Р1, Д3) и (Д2, Р2, Д3), каждый из которых управляется по отдельной шине микрокоманд (рис. 2). Старший разряд кода микрокоманды для каждого из подканалов определяет тип пересылки — регистровой («лог.1») или безрегистровой («лог.0»). В регистровом режиме возможно осуществление сквозной пересылки в один такт (например, Д1-Р1-Д3) и в два такта (Д1-Р1, Р1-Д3). С учетом специфики использования интерфейсных БИС кодировка микрокоманд выбрана таким образом, чтобы коды всех встречных пересылок отличались только в одном разряде. Выбранная




Рис. 1. Структурная схема БИС K584BV1

Обозначение	Вывод	Назначение вывода
Д1 (7-0)	20-23, 25-28	Восьмиразрядная параллельная шина данных (внутриблочная)
Д2 (7-0)	02-05, 45-48	Восьмиразрядная параллельная шина данных (внутриблочная)
Д3 (7-0)	32-35, 38-41	Восьмиразрядная параллельная шина данных (системная)
МК1 (3-0)	14-17	Шина микрокоманд первого канала
МК2 (3-0)	08-11	Шина микрокоманд второго канала
СН1, СН2	37, 36	Входы-выходы схемы контроля четности (СН1 — системный, СН2 — внутриблочный)
WR1, WR2	13, 12	Стробы приема данных микрокоманд
EWR1, EWR2	18, 07	Стробы приема данных в Р1 и Р2
С31, С32, С33	19, 06, 42	Синхросигналы выдачи данных в Д1, Д2 и Д3
E1, E2, E3	29, 43, 44	Входы питания БИС
01, 02, 03	01, 24, 31	Общие шины

МК1	3	1	1	0	0
2	1	0	1	0	0
1	1	НОП	⊙	НОП	☼
1	0	⊙	⊙	↘	↗
0	1	⊙	⊙	НОП	↗
0	0	⊙	⊙	↘	НОП

а

МК2	3	1	1	0	0
2	1	0	1	0	0
1	1	НОП	⊙	НОП	☼
1	0	⊙	⊙	↘	↗
0	1	⊙	⊙	НОП	↗
0	0	⊙	⊙	↘	НОП

б

Рис. 2. Система микрокоманд БИС K584BV1: а — подканал 1 (Д1—Д3); б — подканал 2 (Д2—Д3)

кодировка наиболее удобна для пользователя, который из множества возможных сочетаний микрокоманд выбирает нужное подмножество и сокращает разрядность шины микрокоманд распайкой соответствующего кода на неиспользуемых выводах. Единственным ограничителем является нежелательность исполнения одновременно двух микроопераций (отмеченных на рис. 2 звездочкой), так как при этом возникает неопределенная ситуация в магистралях Д1 и Д2.

Ниже приведены значения основных параметров БИС МПП:


- Напряжение питания, В 4,5—5,5
- Ток потребления, мА 150—200
- Уровни напряжения, В
- U_{IN} не менее 2,0
- U_{TL} не более 0,8
- U_{OL}(Д1, Д2) при I_с ≤ 8 мА не более 0,4

функция регистра данных. При необходимости использования тракта данных в режиме безрегистровых передач БИС управляется также двумя разрядами МК2(0,1) и теми же кодами, но с распайкой разрядов МК2(2, 3) на код 10.


Функциональная схема страницы памяти емкостью 4К слов, организованной на двух МПП, 16 БИС ОЗУ с организацией 4096×1 и контроллере блока ЗУ, показана на рис. 6, б. Контроллер осуществляет компарацию адреса страницы с заданным адресом блока и в случае их совпадения вырабатывает два сигнала управления и

четыре сигнала синхронизации МПП, согласно временную диаграмму работы памяти с протоколом обмена по системной шине. Подстройка времени считывания — записи БИС памяти осуществляется подбором параметров РС цепочек, подключенных ко входам X1, X2 контроллера.

Другим примером применения МПП может служить микроЭВМ с системой команд и интерфейсом микроЭВМ «Электроника 60М» на БИС комплекта К584 [2]. В ее составе четыре БИС МПП управляются по восьми шинам, реализуя



а



б

Рис. 6. Примеры применения БИС К584ВВ1: а — набор микрокоманд, необходимый для использования в составе блока ЗУ; б — структура блока ЗУ с интерфейсом по ОСТ.11.305.903.80

обширный набор пересылок данных, команд и адресов между пятью магистралями.

Таким образом, структурные и электрические особенности БИС К584ВВ1, заменяющей до 18 ИС средней степени интеграции, позволяют отнести ее к новому поколению интерфейсных схем, реализующих полный перечень заданных функций.

ЛИТЕРАТУРА

1. Мини-ЭВМ и их применение/Под ред. Б.Н.Наумова.— М.: Статистика, 1980.— 231 с.
2. Горовой В.В., Сухопаров А.И., Хвощ С.Т. Стандартные средства вычислительной техники на основе БИС комплекта К584.— Электронная промышленность, 1983, вып. 4, с. 10—13.

Статья поступила 27 февраля 1984 г.

УДК 621.3.049.77:681.325.5

А.И.Белоус, В.В.Горовой, Ю.П.Попов, А.В.Силин, А.А.Хоменя

БЫСТРОДЕЙСТВУЮЩИЕ УНИВЕРСАЛЬНЫЕ КОММУТАТОРЫ СЕРИИ К583

ИС серии К583 — универсальный коммутатор (УК) К583ВА3 и коммутатор магистралей (КМ) К583ВА4 — выполняют функции обмена данными, а также логико-арифметической обработки. Они отличаются высокими быстродействием и нагрузочной способностью, малым уровнем рассеиваемой мощности.




Рис. 1. Структурная схема микросхемы К583ВА3 (а) и К583ВА4 (б)

ИС выполнены на основе маломощных ТТЛШ схем по базовой планарно-эпитаксиальной технологии с использованием окисной изоляции и двухуровневой металлизации. Оптимизация технологического процесса, обеспечивающего изготовление в едином цикле транзисторов с «полным» эмиттером, диодов Шотки и двухуровневой металлизации, а также использование процессов ионного легирования, сухого травления диэлектрических и полупроводниковых слоев, оригинальных схемотехнических и топологических решений позволило реализовать ИС, содержащие более 4000 элементов на кристалле площадью около 9 мм².

Основные электрические параметры микросхем в диапазоне температур от -60 до +125°C приведены ниже:

Напряжение источника питания U_{CC} , В	...	5 ±10%
Ток потребления I_{CC} , мА		
К583ВА3	не более 60
К583ВА4	не более 120
Входное напряжение, В		
низкого уровня U_{LL}	не более 0,8
высокого уровня U_{HH}	не менее 2,0
Входной ток низкого уровня I_{IL} , мА		
магистралей	не более -0,2
управляющих входов	не более -0,4
Входной ток высокого уровня I_{IH} , мкА		
магистралей	не более 50
управляющих входов	не более 20
Выходное напряжение, В		
низкого уровня U_{OL}	не более 0,5
высокого уровня (К583ВА3) U_{OH}	не менее 2,4
Выходной ток низкого уровня I_{OL} , мА		
К583ВА3	не более 4,0
К583ВА4	не более 20,0
Выходной ток высокого уровня (К583ВА3) I_{OH} , мА		
К583ВА3	не более -0,4
Напряжение блокировки антизвонных диодов U_D , В	не более -1,5
Входной (выходной) пробивной ток I_{LI} (I_{LO}), мА	не более 0,5

Конструктивно обе микросхемы выполнены в стандартном 48-выводном металлокерамическом корпусе.

Микросхемы К583ВА3, К583ВА4 (рис. 1, а и б) представляют собой 8-разрядные коммутаторы четырех двунаправленных магистралей данных L1—L4 с возможностью запоминания и логической обработки информации. ИС К583ВА3 имеет выходы с тремя логическими состояниями, в третьем из которых обеспечивается отключение выхода ИС от магистралей; ИС К583ВА4 содержит на выходе транзисторы с «открытым» коллектором. Каждая микросхема имеет по четыре 8-разрядных регистра RG1—RG4 и четыре 8-разрядных логических устройства S1—S4.

Управление ИС К583ВА3 (ВА4) осуществляется с помощью входов V1—V9 (V1—V13) и синхровходов STB1—STB4 (STB): Каждая магистраль имеет независимые управляющие входы, например, V1, V2 для L1 (V1, V2, V3 для L1), один общий V9 (V13) и один вход синхроимпульса, например, STB1 для L1 (общий синхро-вход STB).

Большее количество управляющих входов микросхемы К583ВА4 обусловлено большим количеством выполняемых ею функций (см. систему микрокоманд К583ВА3 и К583ВА4, представленных в табл. 1 и 2). Микросхема помимо трех операций коммутации выполняет дополнительно восемь логических функций над информацией,

поступившей на магистраль L1—L4, в то время как K583BA3 может выполнять только две дополнительные логические функции.

В микросхемах реализовано два режима работы: с временным запоминанием (хранением)

информации и без запоминания. Выбор режима работы ИС осуществляется синхросигналами STB1—STB4 и STB. При подаче высокого уровня напряжения на входы STB1—STB4 и STB обе ИС работают в режиме «без запоминания», по-





Рис. 2. Временная диаграмма работы микросхемы K583BA3 (а) и K583BA4 (б)

Таблица 1

Система микрокоманд K583BA3

S1				S2				S3				S4			
V9	V1	V2	Функция	V9	V3	V4	Функция	V9	V5	V6	Функция	V9	V7	V8	Функция
H	H	H	TC												
H	H	L	RG2	H	H	L	RG1	H	H	L	RG1	H	H	L	RG1
H	L	H	RG3	H	L	H	RG3	H	L	H	RG2	H	L	H	RG2
H	L	L	RG4	H	L	L	RG4	H	L	L	RG4	H	L	L	RG3
L	H	H	TC												
L	H	L	RG1	L	H	L	RG2	L	H	L	RG3	L	H	L	RG4
L	L	H	RG2&RG3	L	L	H	RG3&RG4	L	L	H	RG4&RG1	L	L	H	RG1&RG2
L	L	L	RG2* *RG3* *RG4	L	L	L	RG1* *RG3* *RG4	L	L	L	RG1* *RG2* *RG4	L	L	L	RG1* *RG2* *RG3

TC — третье (выключенное) состояние выхода магистрали.
X*Y*Z — эквивалентно X&YVY & ZVX & Z.




Рис. 3. Электрическая схема входного буфера микросхем K583BA3, K583BA4

Таблица 2

Система микрокоманд K583BA4

S1					S2					S3					S4				
V1	V2	V3	V13	Функция	V4	V5	V6	V13	Функция	V7	V8	V9	V13	Функция	V10	V11	V12	V13	Функция
H	H	H	H		H	H	H	H		H	H	H	H		H	H	H	H	
H	H	L	H		H	H	L	H		H	H	L	H		H	H	L	H	
H	L	H	H	HH	H	L	H	H	HH	H	L	H	H	HH	H	L	H	H	HH
L	H	H	H		L	H	H	H		L	H	H	H		L	H	H	H	
H	H	H	L		H	H	H	L		H	H	H	L		H	H	H	L	
L	H	H	L	L2	L	H	H	L	L1	L	H	H	L	L1	L	H	H	L	L1
H	L	H	L	L3	H	L	H	L	L3	H	L	H	L	L2	H	L	H	L	L2
H	H	L	L	L4	H	H	L	L	L4	H	H	L	L	L4	H	H	L	L	L3
L	L	H	H	L2&L3	L	L	H	H	L1&L3	L	L	H	H	L1&L2	L	L	H	H	L1&L2
L	H	L	H	L2&L4	L	H	L	H	L3&L4	L	H	L	H	L1&L4	L	H	L	H	L1&L3
H	L	L	H	L3&L4	H	L	L	H	L1&L4	H	L	L	H	L2&L4	H	L	L	H	L2&L3
L	H	L	L	L2VL3	L	L	H	L	L1VL3	L	L	H	L	L1VL2	L	L	H	L	L1VL2
L	H	L	L	L2VL4	L	H	L	L	L3VL4	L	H	L	L	L1VL4	L	H	L	L	L1VL3
H	L	L	L	L3VL4	H	L	L	L	L1VL4	H	L	L	L	L2VL4	H	L	L	L	L2VL3
L	L	L	L	L2VL3	L	L	L	L	L1VL3	L	L	L	L	L1VL2	L	L	L	L	L1VL2
				VL4					VL4					VL4					VL3
L	L	L	H	L2*L3 *L4	L	L	L	H	L1*L3 *L4	L	L	L	H	L1*L2 *L3	L	L	L	H	L1*L2 *L3

HH — закрытое состояние выхода магистрали. X*Y*Z — эквивалентно X & YVY & ZVX & Z.




Рис. 4. Электрическая схема выходного буфера микросхем K583BA3 (а) и K583BA4 (б)

сколькx триггеры регистров RG1—RG4 представляют собой D-триггеры типа «защелка».

Упрощенные временные диаграммы работы микросхем K583BA3 и K583BA4 — приведены на рис. 2, а и б.

Раздельные входы синхроимпульсов STB1—STB4 являются основным отличием ИС K583BA3 от ИС K584, имеющей общий вход синхросигнала STB.

Для обеспечения возможности взаимозаменяемости микросхемы K583BA3 и K583BA4 выполнены в корпусах с одинаковой цоколевкой выводов магистралей L1—L4 и напряжений питания.

Базовым элементом микросхем является логический элемент «И—НЕ» типа ТТЛШ, обеспечивающий достаточную функциональную гибкость при высоком быстродействии ($t_p \leq 1,5$ нс) и низком уровне рассеиваемой мощности на вентиль ($P \leq 5$ мВт), что позволило получить типовое время задержки передачи информации «магистраль—магистраль» 32 нс для K583BA4, 75 нс — для K583BA3 при типовой рассеиваемой мощности 400 и 250 мВт соответственно.

Микросхемы полностью совместимы по электрическим параметрам с ИС серий K155, K584, K589, K1533 и обладают высокой нагрузочной способностью по входу, что обеспечивается использованием во входных каскадах микросхем транзисторов p-n-p типа (рис. 3).

Для расширения областей применения обе микросхемы имеют различный тип выхода: K583BA3 — трехстабильный выход (рис. 4, а), ИС K583BA4 — более мощный выход с «открытым» коллектором (рис. 4, б).

Различия ИС K583BA3, K583BA4 по быстродействию и рассеиваемой мощности определяют их применение: ИС K583BA3 с меньшим уровнем рассеиваемой мощности и меньшим быстродействием целесообразны в вычислительных системах с разветвленной системой обмена, требующей большого количества микросхем, в то время как K583BA4 удобнее использовать в системах с менее разветвленной системой связей, для которых важно быстродействие каналов обмена.

Структурная организация и функциональные возможности ИС K583BA3, K583BA4 позволяют использовать их в широком диапазоне применений, таких как коммутаторы, регистры, мультиплексоры, демультиплексоры и т.д. Наличие функции мажоритирования делает эти микросхемы особенно предпочтительными при проектировании вычислительных устройств повышенной надежности.

Статья поступила 27 февраля 1984 г.

УДК 621.377.622.12

А.И.Белоус, В.В.Горовой, Г.В.Кашевская, И.В.Малый, А.В.Силин

БЫСТРОДЕЙСТВУЮЩИЙ 24-РАЗРЯДНЫЙ РЕГИСТР СДВИГА K1533ИР31

Сдвигающие регистры используются в вычислительной технике для формирования различных кодов, преобразования последовательного

кода в параллельный и наоборот, в множительных и делительных устройствах и т.д. Микросхема K1533ИР31, представляющая собой быстродействующий 24-разрядный последовательный регистр сдвига с выдачей информации в параллельном или последовательном коде, выполнена на основе маломощных ТТЛШ схем по планарно-эпитаксиальной технологии с использованием тонких эпитаксиальных пленок, окисной изоляции и одноуровневой металлизации. Интегральная схема содержит более 1000 элементов на кристалле площадью около 6 мм². Конструктивно ИС выполнена в стандартном 28-выводном металлокерамическом корпусе.

Электрические параметры микросхемы K1533ИР31 при T от -60 до +125°C

Напряжение источника питания, В	5 ± 10%
Ток потребления, мА	не более 40
Входное напряжение низкого уровня, В	не более 0,8
Выходное напряжение низкого уровня, В	не более 0,5
Входной ток низкого уровня, мА	
для магистрали LS	не более -0,4
для магистрали LD	не более -0,2
Выходной ток низкого уровня, мА	не более 4,0
Входное напряжение высокого уровня, В	не менее 2,0
Выходное напряжение высокого уровня, В	не менее 2,4
Входной ток высокого уровня, мА	не более 20
Выходной ток высокого уровня, мкА	не более -400
Напряжение блокировки антизвонных диодов, В	не более -1,5
Входной пробивной ток, мА	не более 1,0




Рис. 1. Структурная схема ИС




Рис. 2. Временные диаграммы работы ИС




Рис. 3. Электрическая схема ячейки памяти ИС

Микросхема имеет 24-разрядную выходную магистраль данных LY (рис. 1), 24 последовательно соединенных R—S триггера ТТ0—ТТ23, одноразрядную входную магистраль LD, вход синхронизации LS. В схеме используется однофазная синхронизация. Запись информации в младший разряд регистра ТТ0 с магистрали данных LD и сдвиг информации на один такт осуществляются положительным фронтом синхросигнала LS. Упрощенная временная диаграмма работы микросхемы К533ИР31 приведена на рис. 2.

Базовым элементом микросхемы К1533ИР31 является ячейка памяти (R—S триггер) с типовым временем задержки 30—35 нс при рассеиваемой мощности 5 мВт/бит (рис. 3).

Микросхема полностью совместима по электрическим параметрам с ИС серий К155, К583, К589, К1533 и обладает высокой нагрузочной способностью по входу в результате использования во входных каскадах ИС транзисторов р-п-р типа.

Для обеспечения высоких значений крутизны фронта сигналов на выходах ИС и нагрузочной способности каждая ячейка памяти ИС имеет мощный выход со сложным инвертором.

Применение микросхемы в устройствах автоматики, телемеханики, цифровой обработки информации позволит значительно повысить надежность аппаратуры, сократить потребляемую мощность и уменьшить габариты устройств.

Статья поступила 16 марта 1984 г.

УДК 621.316.56:621.37/.39

К.А.Дедюлин, Р.С.Кильметов,
А.Г.Краснопольский, Б.Б.Лашевский,
Е.Б.Механцев, В.С.Хорин, В.П.Цветов

ЦИФРОВОЙ МАТРИЧНЫЙ КОММУТАТОР КМ1509КП1

Интегральная полупроводниковая микросхема—цифровой матричный коммутатор (ЦМК) с полем коммутации 16×16 — предназначен для использования в цифровых вычислительных устройствах, системах связи и радиоэлектронной аппаратуре широкого применения. Микросхема на основе транзисторной логики с непосредственными связями на n-канальных МДП-транзисторах имеет высокое входное сопротивление в статическом режиме, высокую помехоустойчивость. Конструктивно выполнена в корпусе типа 244.48—11 с 48 выводами (УФ0.487.003 ТУ). Ниже приведены параметры микросхемы в диапазоне температур от -60 до +85°С:

Напряжение питания, В 4,5—5,5
Время настройки одного канала, нс не более 100
Период следования коммутируемых сигналов, нс не менее 100
Время задержки коммутируемого сигнала при емкости нагрузки 100 пФ в асинхронном режиме, нс не более 40
Длительность входного сигнала, нс не менее 30
Потребляемая мощность при минимальном значении температуры окружающей среды, Вт не более 1,0

Параметры микросхемы приведены из расчета коммутации одного входа не более чем на три выхода. Задержки длительности сигналов отсчитываются по уровню 1,4 В.

Цифровой матричный коммутатор обеспечивает коммутацию цифровых сигналов (16 каналов и 256 точек коммутации). Возможно соединение каждого из выходов с любым из входов, при этом один выход может быть соединен не более чем с одним входом (условие несмешивания информации).

Электрическая функциональная схема коммутатора (рис. 1) включает в себя матрицу ячеек памяти (ЯП) размером 16×16 с ключами, дешифраторы адресов входов (ДХ) и выходов (ДУ) коммутатора, буферы входные (БВ), устройства выходные (УВ), логические блоки, реализующие режимы выборки кристалла при настройке и установлении режимов синхронной и асинхронной передачи коммутируемых сигналов.

Коммутатор осуществляет два вида работ — настройку (установление соединений) и передачу информации.

Для установления соединения *i* входа с *j* выходом коммутатора необходимо на входы дешифратора выходов ДУ подать код адреса A_y *j*-го выхода, а на входы дешифратора входов ДХ — код адреса A_x *i*-го входа одновременно с сигналом разрешения записи ($S = 1$). При этом выбирается *j*-строка матрицы и в ее ЯП записываются логические нули, кроме *i*-той ЯП, в которую записывается единица. (Замкнутому состоянию ключа соответствует "лог. 1" ЯП, разомкнутому "лог. 0"). Таким образом устанавливается соединение *i*-го входа с *j*-тым выходом. Для установления соединений всех шестнадцати каналов требуется шестнадцать тактов. Во время настройки вход выборки кристалла A_{x4} должен быть в единичном состоянии. При работе коммутатора в составе коммутационного поля может возникнуть ситуация, когда к данному выходу не подключен ни один из входов данного кристалла. Тогда на вход A_{x4} подается "лог. 0" и независимо от кода A_{xi} выбранный выход перейдет в третье (высокоомное) состояние, которое запомнится в ЯП дополнительного семнадцатого столбца матрицы коммутатора. Вход A_{x4} необходим для объединения отдельных коммутаторов в коммутационное поле. Возможные состояния входов $S, A_{x4}, A_{xi}, A_{yj}$ и соответствующие состояния коммутатора приведены в таблице.

Таблица истинности логических состояний микросхемы

S	A_{x4}	A_{xi}	A_{yj}	Результат операции	Y_j
1	1	<i>i</i>	<i>j</i>	Устанавливается соединение <i>i</i> -го входа с <i>j</i> -ым выходом	<i>xi</i>
1	0	*	<i>j</i>	<i>j</i> -й выход устанавливается в высокоомное состояние	∞
0	1	*	*	Соединение в коммутаторе не происходит	
0	0	*	*	Адресные входы заблокированы	

* — состояние на входе безразлично; ∞ — высокоомное состояние выхода.




Рис. 1. Электрическая функциональная схема коммутатора




Рис. 2. Временные диаграммы сигналов установления соединений




Рис. 3. Временные диаграммы передачи информации

Передача информации может осуществляться в асинхронном ($V = 0$) и синхронном ($V = 1$) режимах. В асинхронном режиме информация, поступающая на входы коммутатора x_i , через замкнутые ключи матрицы непосредственно поступает на выходы Y_j коммутатора. В синхронном режиме при $S = 1$ происходит запись входных сигналов в одноразрядный регистр сдвига, и через такт при $S = 1$ происходит выдача информации на выходные шины коммутатора. В обоих режимах возможен перевод всех выходов коммутатора в высокоомное состояние (при $Q = 0$).

На рис. 2 изображены временные диаграммы сигналов установления соединений. На вход S сигнал должен поступать с задержкой t_0 относительно адресных сигналов и сниматься раньше на время t_1 (t_0 должно лежать в пределах 10–20 нс, t_1 должно быть не менее 20 нс). Временные диаграммы передачи информации в синхронном режиме показаны на рис. 3.

В коммутационном поле (КП) микросхемы коммутаторов располагаются в виде матрицы $N \times M$ (N – число микросхем в столбце, а M – в строке). Одноименные информационные входы коммутаторов в строках объединены во входные шины, а одноименные информационные выходы в столбцах – в выходные шины. Объединены также входы A_{x4} в коммутаторах одной строки, входы в коммутаторах одного столбца, адресные входы A_{yj} всех коммутаторов поля и адресные входы A_{xi} . Входы Q и V могут подключаться произвольно согласно функциональной схеме КП.

Настройка КП аналогична настройке отдельного коммутатора. При этом входы S и A_{x4} соответ-

ственно объединяются дешифраторами, на входы которых подаются старшие разряды адресов входов и выходов КП, младшие разряды адресов подаются соответственно на шины A_{xi} и A_{yi} всех коммутаторов.

Статья поступила 13 января 1983 г.

УДК 681.325.66

Ю.В.Додока, Л.А.Михеев, Ю.В.Осокин

ЧЕТЫРЕХКАНАЛЬНЫЙ КОМПАРАТОР НАПРЯЖЕНИЯ K1121CA1

Использование эмиттерных повторителей во входном каскаде, несимметричного дифференциального каскада в промежуточном усилителе и ряд других схемотехнических особенностей компаратора обеспечивают его высокие электрические и массогабаритные характеристики.


Интегральная микросхема K1121CA1 предназначена для сравнения четырех аналоговых сигналов и выдачи результатов сравнения на четыре независимых выхода в логических уровнях ТЛ-схем или низкоуровневых МОП-схем. Рекомендуется для применения в дискриминаторах амплитуды и скорости нарастания импульсов в высокоскоростных прецизионных преобразователях аналог-код и код-аналог, в индикаторах момента превышения сигналом нулевого уровня, в пороговых детекторах импульсов, в автогенераторах, для построения усилителей считывания сигналов, поступающих из магнитной или полупроводниковой памяти, а также в других блоках радиоэлектронной аппаратуры.

Интегральная микросхема K1121CA1 (рис. 1) содержит четыре независимых компаратора напряжения (КН), конструктивно выполнена в корпусе типа 4112.16—3. Ниже приведены основные электрические параметры ИС K1121CA1 при

$$U_{CC1} = 12,0 \text{ В} \pm 10\%; \quad U_{CC2} = -12,0 \text{ В} \pm 10\%; \quad U_{CC3} = 5,0 \text{ В} \pm 10\%; \quad T = 25^\circ \text{С};$$

Входной ток, мкА	не более 2,0
Разность входных токов, мкА	не более 0,4
Напряжение смещения нуля, мВ	не более 3,0
Коэффициент усиления напряжения	не менее $5 \cdot 10^4$
Выходное напряжение, В	
низкого уровня при $I_0 = -1,6 \text{ мА}$	0—0,4
высокого уровня при $I_0 = 0,1 \text{ мА}$	2,4—5,0
Ток потребления, мА	
I_{CC1}	не более 30
I_{CC2}	не более 15
Время задержки выключения, нс	не более 120

Наряду с повышенной функциональной плотностью ИС K1121CA1 отличается хорошими динамическими и точностными параметрами. В качестве промежуточного усилительного каскада компаратора используется несимметричный дифференциальный каскад [1], основным достоинством схемотехнического решения которого является сочетание быстродействующего канала с



Назначение выводов ИС K1121CA1

Номер вывода	Назначение вывода
1	Источник питания $U_{CC3} = +5,0 \text{ В}$
2	Выход первого КН
3	Инвертирующий вход первого КН
4	Неинвертирующий вход первого КН
5	Источник питания $U_{CC2} = -12 \text{ В}$
6	Неинвертирующий вход второго КН
7	Инвертирующий вход второго КН
8	Выход второго КН
9	"Земля" (общий)
10	Выход третьего КН
11	Инвертирующий вход третьего КН
12	Неинвертирующий вход третьего КН
13	Источник питания $U_{CC1} = 12 \text{ В}$
14	Неинвертирующий вход четвертого КН
15	Инвертирующий вход четвертого КН
16	Выход четвертого КН

Рис. 1. Структурная схема компаратора напряжения K1121CA1




Рис. 2. Зависимость выходных напряжений низкого (U_{ol}) и высокого (U_{oh}) уровней от температуры




Рис. 3. Зависимость входного тока (I_i) и напряжения смещения нуля (U_{00}) от температуры

относительно небольшим коэффициентом усиления по напряжению, выполненного на основе каскодного включения двух транзисторов, с медленным каналом, обладающим большим усилением по напряжению, построенным на каскаде с динамической нагрузкой. Входной каскад компаратора, реализованный с использованием эмиттерных повторителей, обеспечивает необходимые диапазон синфазных и дифференциальных сигналов, входные токи и их разность, напряжение смещения нуля. Схема сдвига постоянного уровня сигнала и выходной каскад преобразуют высокоуровневый выходной дифференциальный сигнал промежуточного каскада в выходной сигнал компаратора с требуемыми логическими уровнями.

Четырехканальный КН К1121СА1 по структуре и совокупности параметров близок к серийно выпускаемому одиночному КН К521СА3 [2], поэтому в большинстве применений, в которых используется четыре и более ИС К521СА3, можно рекомендовать их замену микросхемой К1121СА1, что существенно снижает массогабаритные характеристики РЭА. Исключением являются случаи, когда нежелательна балансировка компараторов по входам. В отличие от ИС К521СА3, имеющей специальные выводы для балансировки и стробирования, в ИС К1121СА1 балансировка возможна только по входам каждого КН, а стробирование не предусмотрено. Типовые зависимости основных электрических параметров приведены на рис. 2—5. Допустимый диапазон температуры окружающей среды от -45 до $+70^{\circ}\text{C}$.

Благодаря широким функциональным возможностям, хорошим электрическим характе-




Рис. 4. Зависимость выходного напряжения низкого уровня U_{OL} от тока нагрузки.




Рис. 5. Зависимость времени задержки включения (t_{DHL}) и выключения (t_{DLN}) от напряжения перевозбуждения

ристикам и массогабаритным показателям ИС четырехканального КН К1121СА1 найдет широкое применение в РЭА.

ЛИТЕРАТУРА

1. А.с. 785951. Дифференциальный усилитель/ Ю.В.Додока, В.Р.Вартынь.—Опубл. в Б.И., 1980, № 30.
2. Компаратор напряжения 521СА3/Ю.В.Додока, В.Р.Вартынь, В.В.Матавкин, Л.А.Михеев.— Электронная промышленность, 1978 вып.4.

Статья поступила 19 января 1984 г.

УДК 621.327.28

В.Н.Куприяненко, И.П.Паралюх, С.В.Самойленко

ПРОГРАММАТОРЫ ПЗУ КР556РТ4 И КР556РТ5

Программируемые ПЗУ КР556РТ4 и КР556РТ5 с информационной емкостью 1 и 4 кбит соответственно отличаются сравнительно малым временем выборки адреса (45 и 50 нс) и находят широкое применение в высокопроизводительных вычислительных системах. Программирование указанных ПЗУ заключается в пережигании нихромовых перемычек импульсами тока заданной длительности, скважности и амплитуды*. Для автоматизации данного процесса, устраняющего ошибки ручного программирования, можно использовать специализированное универсальное вычислительное устройство «Электроника ДЗ-28» и программатор.

Функциональная схема программатора (см. рисунок) содержит регистры адреса (Рг.А1 и Рг.А2), данных (Рг.Д), дешифратор сигналов шины управления (Дш), схему управления узлами программатора (Упр.), преобразователи уровней данных (ПУ(Д)), напряжения питания (ПУ($I_{пп}$)) и сигнала «Разрешение выборки» (ПУ(РВ)), собственно ПЗУ, 8-разрядные шины вывода, управления и ввода УСУВ.


Дешифратор Дш формирует сигналы записи информации в Рг.А1, Рг.А2, Рг.Д и в регистр Упр. (табл. 1).

Таблица 1

	Шина управления УСУВ							Запись
	У83	У43	У23	У13	Х83	Х43	Х23	
1	0	0	0	0	0	0	0	Рг. А1
1	0	0	0	0	0	0	1	Рг. А2
1	0	0	0	0	0	1	0	Рг.Д
1	0	0	0	0	0	1	1	Регистр. Упр.

Адрес формируется записью информации в Рг.А1 и Рг.А2 за две информационные посылки УСУВ, так как разрядность адреса ПЗУ не соответствует разрядности шины вывода. Записью в регистр Упр. двух младших бит шины вывода

* Щ е т и н и н Ю.И. Модернизация биполярного ПЗУ емкостью 1 К.— Электронная промышленность, 1983, вып. 4, с. 44—46.



Функциональная схема программатора

Таблица 2

Шина вывода УСУВ		Режим
X22	X12	
0	1	Программирование
1	0	Чтение

УСУВ осуществляются режимы программирования или чтения ППЗУ (табл. 2).

Сигналы с выхода Упр. в зависимости от указанных режимов работы программатора управляют работой всех преобразователей уровней, которые обеспечивают необходимые в заданном режиме уровни напряжений для ППЗУ.

Драйвер программатора, расположенный в поле адресов ОЗУ (занимает 712 байт), обеспечивает снятие питающего напряжения с контактов ППЗУ (вводится с клавиатуры прямого кодирования УСУВ код 0000), проверку ППЗУ на «чистоту» (0003), программирование без форсированного режима (0002) и с форсированным режимом (0001), копирование (0004) и проверку записанной в ППЗУ информации (0005).

При программировании К556РТ4 с клавиатуры в регистр X УСУВ вводится число 4, а при программировании К556РТ5 — число 5.

После программирования осуществляется сравнение записанной в ППЗУ информации с истинным файлом, который предварительно загружается в ОЗУ УСУВ с адреса 02048. При несравнении в регистр У выводятся адреса несравнимых ячеек, а в регистр X — их содержимое. При нажатии клавиши «S» можно просмотреть адреса всех несравнимых ячеек. В случае сравнения на индикатор (регистр У) выводится число П. Программатор позволяет запрограммировать сразу два ППЗУ КР556РТ4. Ввод информации для записи в ППЗУ может осуществляться с клавиатуры УСУВ в режиме «Ввод», с магнитной ленты или с эталонной БИС в режиме копирования.

Конструктивно программатор выполнен в виде отдельного блока размерами 115x155x55 мм с двумя съемными контактными устройствами для КР556РТ5 и КР556РТ4 соответственно, к УСУВ программатор подключается посредством кабеля.

Статья поступила 29 ноября 1983 г.

УДК 681.325.57

В.К.Ковалевский, А.А.Сергеев, С.Н.Тихомиров, Д.Н.Черняковский

16-РАЗРЯДНЫЙ АРИФМЕТИЧЕСКИЙ УМНОЖИТЕЛЬ К588ВР2

Выполнение одной из важнейших операций в системах обработки цифровой и аналоговой информации в реальном масштабе времени — умножения — вызывает значительные затраты времени, а используемые для этой цели СИС и ИС ухудшают массогабаритные характеристики и повышают потребляемую мощность РЭА. Разработка в составе КМОП микропроцессорного комплекта серии К588 [1] БИС 16-разрядного арифметического умножителя (БИС УМ) матричного типа К588ВР2 позволяет при минимальных аппаратных затратах создавать вычислительные устройства с быстрым выполнением операций умножения.

Основные электрические характеристики БИС К588ВР2

- Напряжение источника питания U_{cc} , В 5 ($\pm 10\%$)
- Ток потребления в статическом режиме I_{ccs} , мА ... 0,9
- Выходной ток, мА
 - высокого уровня I_{on} (при $U_{on} = U_{cc} - 0,4$ В) 0,4
 - низкого уровня I_{ol} (при $U_{ol} = 0,4$ В) 0,8
- Ток потребления в динамическом режиме I_{cav} , мА 4
- Время цикла t_c , мкс 2

БИС УМ изготовлена по КМОП технологии с самосовмещенным поликремниевым затвором и изоляцией элементов толстым окислом и выполнена в 24-выводном керамическом корпусе типа 4118.24-2. Функциональная схема БИС УМ приведена на рис. 1.

Полный цикл работы БИС УМ состоит из двух фаз приема и трех циклов выдачи (рис. 2). Прием данных, умножение и выдача результата выполняются микросхемой, управляемой внешними сигналами синхронизации. В ис-




Рис. 1. Функциональная схема БИС УМ К588ВР2

ходном состоянии на управляющие входы БИС УМ («Зап», «Чт», «С1», «С2», «С3») подаются напряжения высокого уровня. При наличии низкого уровня на входе «Зап» данные из буфера загружаются в регистры множимого или множителя. Выбор регистра определяется сигналами «С1» или «С2». Из обоих регистров данные непосредственно поступают на матричный блок умножения, каждая ячейка которого реализует функцию полного сумматора. Для формирования 32-разрядного произведения требуется время, равное 32τ , (τ — время задержки полного сумматора блока умножения). В цикле «Чтение» происходит выдача результата операции в буферный канал: при подаче низкого уровня на входы «ЧТ» и «С1» — старшей части произведения, на входы «ЧТ» и «С2» — младшей части произведения; на входы «ЧТ» и «С3» — признаков результата операции.

Окончание каждого цикла работы и готовность БИС УМ к выполнению следующего цикла определяется по появлению низкого уровня на выводе «Гот». В цикле «Запись» сигнал «Гот» свидетельствует о завершении приема данных в регистр, а в цикле «Чтение» — о выдаче данных в буферный канал. По результату умножения двух операндов в блоке формирования признаков результата операции формируются признаки N, Z, V, C :

- $N=1$, если старший разряд 32-разрядного произведения равен 1;
- $Z=1$, если 32-разрядное произведение равно 0;
- $C=1$, если результат лежит в пределах $P \geq 2^{15}-1, P < -2^{15}$;
- $V=0$.

В 16-разрядном коде, выдаваемом БИС УМ в буферный канал, признаки занимают следующие разряды: N — 15 и 3; Z — 14 и 2; V — 13




Рис. 2. Временные диаграммы работы БИС




Рис. 3. Динамические характеристики БИС в диапазоне температур от -60 до +120°C

и 1; C — 12 и 0. В остальных разрядах этого кода выдаются уровни «лог. 1». Необходимо отметить асинхронный принцип работы БИС УМ, из которого следует, что при изменении содержимого регистров происходит умножение нового числа на ранее принятое число в регистры и формирование признаков результата умножения. Так как формирование результата начинается с младшей части произведения и для него требуется время, равное 16τ , для увеличения быстродействия целесообразно сначала считывать в буферный канал младшую часть произведения, а затем старшую.

Таким образом будет осуществляться совмещение фаз формирования старшей части произведения с выдачей младшей. Для выполнения операции возведения в квадрат необходимо в цикле «Запись» подавать одновременно низкий уровень на входы «С1» и «С2». При этом данные запишутся сразу в оба регистра.

Высокие динамические характеристики БИС 588ВР2 в широком диапазоне температур (рис. 3) обеспечивают для операций умножения (возведения в квадрат) быстродействие до 500 тыс.оп/с.

Статья поступила 16 марта 1984 г.

УДК 621.372.632

В.-Б.Б.Абрайтис, Б.-В.Б.Беляускас, А.Р.Гутаускас, Р.Г.Ярулайтис

ПРЕДВАРИТЕЛЬНЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ НА 2 ГГц

Для увеличения диапазона рабочих частот синтезаторов разработана микросхема предварительного делителя частоты с максимальной рабочей частотой $f_{\text{макс}} = 2$ ГГц и коэффициентом деления 4, входящая в состав серии К193.

Микросхема состоит из двух последовательно включенных однофазных Д-триггеров и выходного каскада. Использование методов моделирования на ЭВМ позволило установить, что граничная частота транзисторов, входящих в делитель частоты с $f_{\text{макс}} = 2$ ГГц, должна быть не менее 5 ГГц.

Был разработан технологический процесс с использованием самовмещения на основе обычного фотолитографического оборудования, который позволил существенно улучшить важнейшие конструктивно-технологические параметры биполярного транзистора, минимизировать активные и пассивные области, уменьшить барьерную емкость эмиттерного перехода, исключив его боковую составляющую.

Основные электрические параметры К193ИЕ7 при $T=25^\circ\text{C}$

Коэффициент деления частоты $K_{\text{дел}}$	4
Максимальная входная частота $f_{\text{макс}}$ ГГц	не менее 2
Минимальная входная частота $f_{\text{мин}}$ МГц	не более 200
Амплитуда входного напряжения, В	0,8—1,0
Типовое значение тока потребления, мА	80
Амплитуда выходного напряжения, В	не менее 0,6
Напряжение питания, В	6,0

Основные зависимости электрических параметров микросхемы от внешних воздействующих




Рис. 1. Зависимость тока потребления ИС от напряжения питания при различной температуре




Рис. 2. Зависимость минимальной амплитуды входного сигнала от рабочей частоты при $U_{CC}=6,3$ В и $T=25^\circ\text{C}$




Рис. 3. Зависимость амплитуды выходного сигнала от температуры при $U_{CC}=6,3$ В




Рис. 4. Схема включения ИС

факторов приведены на рис. 1—3, схема включения — на рис. 4.

Максимальная рабочая частота микросхемы отличается стабильностью при изменениях температуры окружающей среды от -20 до $+70^\circ\text{C}$ и питающего напряжения от $6,0$ до $6,6$ В.

Конструктивно микросхема выполнена в металлокерамическом корпусе 201.16—13, ее масса — не более 2 г.

Статья поступила 16 марта 1984 г.

УДК 681.321.004

З.О.Джалишвили

МИКРОКАЛЬКУЛЯТОРЫ ДЛЯ ПРЕОБРАЗОВАНИЯ УГЛОВЫХ ВЕЛИЧИН В РАЗЛИЧНЫХ СИСТЕМАХ СЧИСЛЕНИЯ

Современные микрокалькуляторы предназначены в основном для выполнения расчетов с числами, представленными в десятичной системе счисления. Однако в практических задачах возникает необходимость оперирования величинами, представленными в других системах счисления, например, при преобразовании угловых величин, заданных в градусах, минутах, секундах, при контроле и настройке аналого-цифровых преобразователей информации, в навигации, геодезии, артиллерийских расчетах и т.п. Большинство микрокалькуляторов, предназначенных для инженерных и научных расчетов, ориентировано на представление угловых величин, заданных в градусах или радианах в виде INT (град).FRAC (град) или INT (рад).FRAC (рад), где INT — integer, FRAC — fraction — соответственно целая и дробная части десятичного числа, . — десятичная точка. Выполнение арифметических операций и вычисление тригонометрических функций возможно только при такой форме представления угловых величин [1, 2].

Перевод из одной системы счисления в другую обычно проводится с учетом весовых коэффициентов и единиц переноса при поразрядном преобразовании чисел и связан с запоминанием большого количества промежуточных результатов, при вводе и регистрации которых могут быть допущены ошибки. Возникновение ошибок возможно также при выделении целой и дробной частей преобразуемого числа с целью их дальнейшей нормировки с помощью переводных коэффициентов. Выполнение подобных преобразований на обычном микрокалькуляторе требует фиксации большого количества промежуточных результатов и постоянного контроля со стороны оператора, а использование программируемого калькулятора невозможно ввиду отсутствия команды выделения целой и дробной частей.

В данной работе представлены алгоритмы прямого и обратного преобразования угловых величин, ориентированные на использование наиболее распространенных микрокалькуляторов типа СЗ-33 или БЗ-26. Выполнение программы

(за исключением ввода исходного числа и регистрации результата) сводится к последовательному нажатию клавиш без записи промежуточных данных.

Для выделения целой части числа с десятичной точкой, расположенной в любом месте разрядной сетки, предлагается использовать свойство калькулятора сохранять максимальное количество старших разрядов и выравнивать порядки операндов. При выделении целой части числа А его необходимо сложить с числом В, удовлетворяющим следующим условиям: целая часть В должна занимать все разряды регистра; для исключения возможного переполнения и потери значащих разрядов число В должно быть минимальным из всех чисел, удовлетворяющих первому условию. Очевидно, что в случае использования восьмизрядного калькулятора таким числом является $B=10^7$.

На следующем этапе из полученной суммы надо вычесть В. Результатом является целая часть числа А. Рассмотрим несколько примеров.

A=0.3141592 A+B=10000000. INT(A)= 0.
 A=3.1415926 A+B=10000003. INT(A)= 3.
 A=-3.1415926 A+B=9968585. INT(A)= -3.1415.
 A=3.1415926. A+B=4.1415926 INT(A)=3.1415926.
 A=9000000. A+B=ПЕРЕПОЛНЕНИЕ

Как видно из рассмотренных примеров, предложенная методика верна для всех $|A| < 9 \cdot 10^7$.

Разработанные программы ориентированы на следующую форму представления угловых величин на индикаторе калькулятора: INT (град) INT (мин) INT (с) FRAC (с).

Такое задание является наиболее целесообразным, так как на представление целых минут и секунд всегда требуется по два десятичных разряда.

Программы прямого INT (град) FRAC (град) в INT (град) INT (мин) INT (с) FRAC (с) и обратного INT (град) INT (мин) INT (с) FRAC (с) в INT (град) FRAC (град) преобразования угловых величин приведены в табл. 1 и 2 соответственно. Перед вычислениями исходное число необходимо занести в регистр X.

Эти программы могут быть также переведены в систему команд программируемого калькулятора, например БЗ-21, где для задания константы В можно использовать один из регистров памяти. В этом случае программа будет выполняться за меньшее количество шагов.

ЛИТЕРАТУРА

1. Гильде В., Альтрихтер З. С микрокалькулятором в руках.— М.: Мир, 1980.— 224 с.
 2. Чакань А. Что умеет карманная ЭВМ?— М.: Радио и связь, 1982.— 144 с.

Статья поступила 27 марта 1984 г.

Таблица 1.

Шаг	Команда	Шаг	Команда	Шаг	Команда	Шаг	Команда
1	СП	16	↔	31	+	46	П-
2	П+	17	=	32	1	47	×
3	+	18	П-	33	0	48	,
4	1	19	×	34	0	49	6
5	0	20	,	35	0	50	+
6	0	21	6	36	0	51	ИП
7	0	22	+	37	0	52	=
8	0	23	ИП	38	0		
9	0	24	×	39	0		
10	0	25	1	40	-		
11	0	26	0	41	=		
12	-	27	0	42	-		
13	=	28	=	43	ИП		
14	-	29	СП	44	↔		
15	ИП	30	П+	45	=		

Таблица 2

Шаг	Команда	Шаг	Команда	Шаг	Команда	Шаг	Команда
1	СП	16	↔	31	СП	46	↔
2	П+	17	=	32	П+	47	=
3	+	18	П-	33	+	48	П-
4	1	19	×	34	1	49	×
5	0	20	1	35	0	50	1
6	0	21	0	36	0	51	0
7	0	22	÷	37	0	52	÷
8	0	23	6	38	0	53	6
9	0	24	+	39	0	54	+
10	0	25	ИП	40	0	55	ИП
11	0	26	+	41	0	56	=
12	-	27	1	42	-		
13	=	28	0	43	=		
14	-	29	0	44	-		
15	ИП	30	=	45	ИП		

УДК 621.317.765.62:534.231

М.И.Антонов, В.П.Вохмин, Г.Н.Глазков, В.С.Данилов, С.В.Ручко, В.С.Синихин

ВЫСОКОСТАБИЛЬНЫЕ ГЕНЕРАТОРЫ ЧАСТОТЫ НА ПАВ

Миниатюрное исполнение, относительно высокая рабочая частота генераторов на ПАВ и применение усилительно-умножительных каскадов позволили разработчикам РЭА достичь рабочих частот до 2,2 ГГц и уровней выходной мощности до 0,5 Вт.

Важная роль в решении задач микроминиатюризации радиоаппаратуры, повышения ее надежности и стабильности параметров принадлежит акустоэлектронике и, в частности, приборам на поверхностных акустических волнах (ПАВ). Наряду с полосовыми фильтрами и линиями задержки (ЛЗ) широкое применение нашли генераторы на ПАВ. Интерес разработчиков радиоаппаратуры к генераторам на ПАВ можно объяснить [1] такими характеристиками, как относительно высокая рабочая частота, сравнимая с кварцевыми генераторами стабильность частоты, широкий диапазон электронной перестройки частоты, высокая чистота спектра выходного сигнала, малые габариты и масса, механическая прочность.

Генераторы фиксированных частот на ПАВ. Типовой генератор на ПАВ представляет собой микроволновый усилитель, в цепь положительной обратной связи которого включена ЛЗ на ПАВ. Изменяя внутреннюю структуру встречно-штыревых преобразователей (ВШП), можно получать любую частоту генератора в полосе усиления микроволнового усилителя.

ЛЗ на ПАВ (рис. 1) представляет собой два секционных ВШП с апертурой $w=125 \lambda$ (λ — акустическая длина волны), расположенных на расстоянии $L=500 \lambda$ друг от друга. Во входном

ВШП — 20 секций (по 12 пар штырей в каждой секции), в выходном — 15 секций (по 10 пар штырей). Период повторения секций во входном ВШП $T = 24\lambda$, в выходном — 20λ . Ширина штырей и зазоров l в обоих преобразователях равна $\lambda/4$. Для устранения тройного отраженного сигнала между секциями и по краям ВШП расположены решетки «пустых» штырей, отстоящих от секций ВШП на расстоянии $\frac{3}{4}\lambda$.

Расчет рабочей частоты ЛЗ проводится с учетом дисперсии ПАВ за счет металлизации поверхности пьезоэлектрической подложки согласно выражению:

$$f = \frac{n \cdot v}{(1 + \frac{p\gamma h}{\lambda}) T}$$

где n — целое число, равное числу длин волн в периоде повторения секций; v — скорость ПАВ; p — коэффициент металлизации; γ — дисперсионная поправка; h — толщина металлизации; λ — длина ПАВ; T — период повторения секций.

ЛЗ реализуются на оптически полированных кварцевых пластинах повернутого Y -среза ($\gamma x l / 42,75^\circ$) размером $15 \times 6 \times 1$ мм³ путем термического напыления алюминия ($h = 0,1$ мкм) с подслоем ванадия и последующей оптической фотолитографией, позволяющей получать размеры элементов ВШП до 1,5 мкм, что соответствует рабочим частотам ЛЗ до 500 МГц. Ниже приведены основные параметры ЛЗ на ПАВ:

Диапазон фиксированных частот, МГц 200—520
 Полоса пропускания, % 0,2—0,3
 Вносимые потери, дБ не более 18
 Эквивалентная добротность ~1500

Используемый в генераторах на ПАВ микроволновый усилитель выполнен на двух кристаллах кремниевых монокристаллических усилителей. Для уменьшения влияния нагрузки на параметры генератора на ПАВ в качестве буферного каскада использован третий кристалл монокристаллического усилителя (рис. 2).

Конструктивно усилитель размещается на поликорковой подложке размером $24 \times 15 \times 1$ мм³, на которой методами тонкопленочной технологии сформированы согласующие индуктивности, контактные площадки и соединительные линии. Для крепления усилителя поликорковая подложка армирована фланцем из сплава МД-40 и семью лепестковыми выводами (рис. 3а). В режиме питания (6 В; 120 мА) двухкаскадный усилитель обеспечивает в полосе частот 0,2—0,5 ГГц коэффициент усиления не менее 25 дБ, что достаточно для компенсации потерь в ЛЗ на ПАВ.

Внешний вид генератора на ПАВ приведен на рис. 3б. Особенность его компоновки — выделение узла линии задержки (рис. 3в). Кварцевая пластина ЛЗ приклеивается к керамической крышке и методом ультразвуковой сварки контактными площадками соединяется с металлизированными дорожками на внутренних стенках крышки. При сборке генераторов на ПАВ крышка приклеивается к поликорковой подложке и наружными металлизированными выводами распаивается на соответствующие контактные площадки платы. Такое конструктивно-технологическое исполнение генератора на ПАВ обеспечивает существенное уменьшение габаритов, защиту ЛЗ и элементов схемы, разме-

щенных на плате, от внешних воздействий, возможность независимого контроля электрических параметров усилителя и ЛЗ перед сборкой генератора.

Экспериментальные обследования генераторов на ПАВ показали их высокие электрические и эксплуатационные характеристики:

Диапазон фиксированных рабочих частот, МГц 200—520
 Выходная мощность, мВт 20
 Относительная стабильность частоты
 при изменении температуры окружающей среды от -60 до $+85^\circ\text{C}$ $\pm 3,5 \cdot 10^{-4}$
 при изменении напряжения питания на $\pm 5\%$ $\pm 3 \cdot 10^{-5}$
 при изменении фазы нагрузки с $K_{ст\gamma}$ не более 1,5 $+ 5 \cdot 10^{-5}$
 Габаритные размеры генератора, мм $24 \times 15 \times 8$
 Масса, г 20

Миниатюрное исполнение, а также относительно высокая рабочая частота генераторов на ПАВ облегчает задачу разработчиков РЭА в достижении более высоких рабочих частот и уровней выходной мощности за счет применения усилительно-умножительных каскадов.




Рис. 1. Топология линии задержки на ПАВ







Рис. 2. Структурная схема генератора на ПАВ с электрической схемой монокристаллического усилителя



а



б



в

Рис. 3. Генератор на ПАВ: а — плата усилителя; б — внешний вид; в — узел линии задержки на ПАВ




Рис. 4. Внешний вид модуля-генератора на основе генератора на ПАВ

На рис. 4 приведен внешний вид генератора фиксированных частот диапазона 1,8—2,2 ГГц с выходной мощностью не менее 0,5 Вт. Генератор представляет собой многокаскадное устройство, состоящее из рассмотренного выше генератора на ПАВ (1), усилителя которого выполнен на транзисторах типа КТ640А-2, предварительного усилителя на транзисторе КТ640А-2 (2), умножителя частоты на пять на транзисторе КТ640А-2 (3), двухкаскадного балансного усилителя на транзисторах КТ637А-2 (4, 5) и ферритового вентиля типа ФВПЗ-16 (6). Все каскады выполнены на поликремневых подложках по тонкопленочной технологии и располагаются в герметичном металлическом корпусе, имеющем коаксиальный вывод СВЧ энергии типа СРГ50-751Ф. Ниже приведены основные параметры генератора:

Диапазон фиксированных рабочих частот, ГГц	1,8—2,2
Выходная мощность, Вт	0,5
Относительная нестабильность частоты при изменении температуры окружающей среды от -60°C до достижения на корпусе генератора $+75^{\circ}\text{C}$	$\pm 5,0 \cdot 10^{-4}$
при изменении напряжения питания на $\pm 1\%$	$\pm 1 \cdot 10^{-5}$
Уровень шума на расстоянии 100 Гц от несущей, дБ/Гц	
частотного	-50
амплитудного	-140
Напряжение питания, В	+15; -6
Потребляемая мощность, Вт	9
Габаритные размеры, мм	156 × 70 × 26
Масса, г	450

Генераторы на ПАВ, управляемые напряжением. Генераторы с ЛЗ на ПАВ выгодно отличаются от генераторов с резонаторами на ПАВ и от кварцевых генераторов на объемных волнах способностью к более широкой перестройке частоты [1]. Наличие цепи электронной перестройки частоты значительно расширяет область их применения за счет линейности модуляционной характеристики, существенного повышения стабильности частоты при включении генераторов на ПАВ в кольцо фазовой автоподстройки частоты.

На рис. 5 приведена принципиальная электрическая схема генератора на ПАВ с электронной перестройкой частоты. Особенностью схемы




Рис. 5. Электрическая схема генератора на ПАВ с электронной перестройкой частоты

является сочетание двухканального усилителя с регулируемым коэффициентом усиления и ЛЗ на ПАВ с разнесенными приемными ВШП, расположенными в общем акустическом потоке излучающего ВШП и сдвинутыми друг относительно друга на $\lambda/4$. Сигналы с приемных ВШП, сдвинутые на 90° относительно друг друга, подаются на входы двухканального усилителя и складываются в общей нагрузке R2. Фаза результирующего сигнала, а следовательно, и частота генератора на ПАВ зависят от соотношения коэффициентов усиления каналов (рис. 6), которые регулируются изменением напряжений смещений на транзисторах T1, T2 с помощью сопротивлений R1, R2 и внешним управляющим напряжением $U_{упр}$.

На основе рассмотренной электрической схемы разработан генератор на ПАВ с электронной перестройкой частоты, используемый в качестве задающего генератора миниатюрного частотно-модулированного передающего устройства. Устройство выполнено на поликорковой подложке размером 30x48x1 мм, армированной фланцем и семью лепестковыми выводами (рис. 7). Кроме генератора на ПАВ на подложке размещены усилитель мощности, электронный ключ для включения или выключения устройства, усилитель-ограничитель модулирующего сигнала, стабилизатор напряжения и схема индикации излучаемой мощности. ЛЗ на ПАВ изготовлена на кварцевой пластине повернутого Y-среза ($\psi_{x1}/42,75^\circ$) и размещается на дне керамической крышки, которая одновременно предохраняет элементы электрической схемы от внешних воздействий.

Ниже приведены основные характеристики устройства:

Рабочая частота, МГц	45
Выходная мощность, Вт	0,5
Диапазон перестройки частоты, кГц	± 25
Диапазон частотной девиации, кГц	3—6
Нелинейность модуляционной характеристики, %	4
Относительная нестабильность частоты при изменении температуры окружающей среды от -30 до $+50^\circ\text{C}$	$\pm 5 \cdot 10^{-5}$
Напряжение питания, В	12,5
Уровень модулирующего сигнала, В	4—8
Частота модулирующего сигнала, Гц	150—2500
Потребляемая мощность, Вт	2
Габаритные размеры, мм	48x30x10

По сравнению с аналогом, выполненным по гибридной технологии на основе кварцевого генератора и усилительно-умножительных кас-




Рис. 6. Векторная диаграмма сигнала на сопротивлении R2, иллюстрирующая механизм перестройки частоты генератора на ПАВ (U_1 — выходное напряжение на выходе первого канала усилителя; U_2 — выходное напряжение на выходе второго канала усилителя)

кадов (см.рис. 7), данное передающее устройство характеризуется значительно меньшими (примерно в 20 раз) массогабаритными характеристиками.

Общим недостатком рассмотренных генераторов на ПАВ является относительно низкая по сравнению с кварцевыми генераторами на объемных волнах температурная стабильность частоты. Анализ источников температурной нестабильности частоты генераторов на ПАВ [2] показывает, что наиболее перспективное направление повышения стабильности частоты связано




Рис. 7. Внешний вид передающего устройства (а) в сравнении с аналогом (б)




Рис. 8. Зависимость относительного времени задержки ПАВ от температуры: I — срез $yx1/42,75^\circ$; II — термостабильный дважды повернутый срез $yx1s/35,5^\circ/55^\circ$




Рис. 9. Внешний вид линии задержки на дважды повернутом срезе кварца

с поиском новых, более термостабильных углов среза и направлений распространения ПАВ.

Проведенные расчеты характеристик ПАВ в дважды повернутых Y-срезах кварца позволили определить серию термостабильных направлений распространения ПАВ с температурными характеристиками в 5—10 раз лучшими, чем у широкоизвестного ST-среза кварца (рис. 8).

Реализация генератора на ПАВ с ЛЗ среза $yxls/35,5^\circ/55^\circ$ (рис. 9) позволяет повысить температурную стабильность частоты до $5 \cdot 10^{-5}$ в интервале температур от -60 до $+85^\circ\text{C}$, что становится сравнимым со стабильностью кварцевых генераторов.

Таким образом, генераторы на ПАВ позволяют создавать малогабаритные источники СВЧ энергии с высокими электрическими и эксплуатационными характеристиками.

ЛИТЕРАТУРА

1. Речицкий В.И., Сингур Е.К. Генераторы сигналов на поверхностных акустических волнах.— Зарубежная радиоэлектроника, 1978, № 3, с. 95—108.
2. Вохмин В.П., Яковкин И.Б. Анализ температурной стабильности частоты ПАВ-генератора.— Радиотехника и электроника, 1983, № 7, с. 1403—1406.

Статья поступила 15 февраля 1984 г.

УДК 621.317.765

А.В.Глухов, А.Н.Кожемякин,
Г.П.Меерович, **А.В.Колосовский**,
М.А.Тарасов

ГЕНЕРАТОР С ФАЗОВОЙ АВТОПОДСТРОЙКОЙ ЧАСТОТЫ К564ГГ1

Микромощная интегральная схема К564ГГ1 предназначена для частотной и фазовой модуляции, демодуляции и синхронизации сигналов, а также для умножения частоты, аналого-цифрового преобразования. Изготавливается по стандартной КМДП технологии с алюминиевым затвором и собирается в 16-выводной корпус типа 402.16—23.

На одном кристалле микросхемы объединены: генератор, управляемый напряжением (ГУН), два компаратора с общими входами, Зенеровский диод с напряжением стабилизации 5,4 В (рис.1).

ГУН вырабатывает прямоугольные импульсы (выход 4) с амплитудой напряжения питания и скважностью, равной двум. Частота генерации линейно зависит от напряжения на входе 9 (рис.2). Диапазон частот определяется внешними элементами C1, R1 и R2. Подключение R2 приводит к тому, что частота ГУН f_{\min} отлична от нуля. Раз-

грузку высокоимпедансного входа генератора обеспечивает истоковый повторитель (выход 10). Выход ГУН соединяется со входом компараторов 3 непосредственно или через КМДП счетчик-делитель в случае умножения частоты, поступающей на снабженный усилителем сигнальный вход




Рис. 1. Блок-схема генератора с фазовой автоподстройкой частоты




Рис. 2. Типовые частотные характеристики ГУН при $R2 = \infty$ (а) и при $R2 \neq \infty$ (б)




Рис. 3. Временные диаграммы для ФК1 (а) и зависимость сдвига фаз φ от напряжения на НЧ фильтре (б)

(14) компараторов. Усилитель обеспечивает работу как от КМДП уровней, так и от синусоидальных сигналов, которые подаются на вход 14 через раздельный конденсатор.

Фазовый компаратор (ФК1) представляет схему исключаящего ИЛИ. Для работы в режиме фазовой автоподстройки частоты выход ФК1 (или ФК2) через низкочастотный фильтр R3C2 подсоединяется ко входу ГУН. Из рассмотрения временных диаграмм фазовой автоподстройки частоты (рис.3) видно, что система устанавливается в равновесие со сдвигом фаз φ , зависящим от частоты на входе 14. Средняя частота f_0 соответствует сдвигу фаз приблизительно 90° , при этом напряжении на выходе НЧ фильтра равно $U_{cc}/2$.

Фазовый компаратор ФК2 выполнен по схеме, реагирующей на передние фронты импульсов на входах 14 и 3. Если система находится в равновесии, т.е. частоты на этих входах равны и передние фронты на компараторе совпадают, выход ФК2 (13) переходит в состояние "выключено", а на вспомогательном выходе (1) устанавливается высокий уровень, свидетельствующий о синхронизации системы. При этом напряжение на НЧ фильтре определяется частотой на входе 14. Если частота генератора выше или передний фронт импульса на входе 3 опережает передний фронт на входе 14 на время t_1 , то в течение этого времени на выходе ФК2 появляется низкий уровень, снижающий напряжение на НЧ фильтре и, следовательно, частоту генератора. Таким образом, создаются условия, приводящие к синхронизации системы (аналогичная ситуация возникает в случае запаздывания сигналов на входе 3 на время t_2 , в этом случае на выходе 13 появляется высокий уровень).

Сквозность сигналов на входе 14 при работе с ФК2 не влияет на диапазон частот синхронизации, так как система реагирует на передние фронты импульсов.

Зависимость средней частоты f_0 от внешних элементов приведена на рис.4. При работе только ФК1 или ФК2 для уменьшения потребляемой мощ-




Рис. 4. Зависимость средней частоты f_0 от величины конденсатора C_1 . Напряжение на входе ГУН $U_{cc}/2$, $R_2 = \infty$

ности ГУН может быть отключен, для чего на вход запрета 5 подается высокий уровень. Зенеровский стабилитрон (выводы 8 и 15) повышает стабильность частоты ГУН, в этом случае вывод 15 соединяется с выводом источника питания 16.

Основные характеристики микросхемы

Диапазон напряжений питания, В 3—18
 Максимальная частота генерации при $U_{cc}=10$ В, МГц 1
 Динамический ток потребления на частоте $f_0=10$ кГц при $U_{cc}=10$ В, мА менее 160
 Чувствительность (по входу 14) к синусоидальному сигналу при $U_{cc}=10$ В, мВ 660
 Выходные токи низкого и высокого уровней при $U_{cc}=10$ В, $U_{ок}=0,5$ В, $U_{он}=9,5$ В, мА . . . не менее 1,3
 Коэффициент нелинейности генератора при $R_1=400$ кОм, $U_{вх.г}=5 \pm 2,5$ В, $U_{cc}=10$ В, % . . не более 7,6

Микросхема найдет широкое применение в схемах умножения частоты, синтезаторах частот, в схемах частотной модуляции и системах автоматики в качестве преобразователя частотных и фазовых сигналов.

Статья поступила 31 октября 1983 г.

УДК 621.3.049.776

С.А.Арабей, А.А.Михайлов, А.К.Протасов

ГИБРИДНАЯ ИНТЕГРАЛЬНАЯ СХЕМА РАЗНОСТНОГО ГЕНЕРАТОРА

Широко применяемые частотные пьезорезонансные датчики (ЧПРД) различных физических величин в основном строятся по дифференциальной схеме, содержащей два чувствительных пьезокварцевых первичных элемента и разностный генератор, частота выходного сигнала которого равна разности собственных частот возбуждения кварцевых резонаторов. Использование дифференциальных схем позволяет значительно снизить погрешность нуля, повысить линейность и крутизну преобразования, устранить проблему передачи ВЧ сигналов по линии связи и упростить построение аппаратуры вторичного преобразования информации*. Тенденция к миниатюризации датчиков обуславливает потребность в разработке дифференциальных электронных схем ЧПРД, выполненных по интегральной технологии.

ГИС разностного генератора ГДК10-ТК-2, используемая в дифференциальном ЧПРД, предназначена для работы в составе многоканального комплексного прибора для измерения температуры, влажности и давления технологических сред.

В ГИС входят: два автогенератора, частота возбуждения которых определяется собственной частотой колебаний пьезогенераторов; схема сложения, обеспечивающая получение бигармонического сигнала; смеситель, предназначенный для

*Малов В.В. Пьезорезонансные датчики.— М.: Энергия, 1978, с. 20—22, 120—125.

получения сигналов комбинационных частот; фильтр, необходимый для выделения сигнала разностной частоты; усилитель-ограничитель, преобразующий синусоидальную форму сигнала в прямоугольную, совместимую по уровням с цифровыми микросхемами; выходной буферный каскад для согласования схемы с линией связи; стабилизатор напряжения питания; схема управления частотой генератора, обеспечивающая возможность перестройки его выходной частоты.

Выбор схемы источника термозависимого напряжения (термоформирователя) определяется конкретной областью применения датчика. ГИС разностного генератора использовалась в многоканальном комплексном приборе совместно с термоформирователем, обеспечивающим линейную термокомпенсацию уходов частоты в диапазоне температур 5—45°C (рис. 1). ГИС термоформирователя, выполненная по тонкопленочной технологии, обеспечивает получение управляющих характеристик с положительным и отрицательным углом наклона. Температурная зависимость напряжения управления E_y в указанном диапазоне температур практически линейна и пропорциональна изменениям напряжения база—эмиттер транзистора V1(V2). Перед настройкой схемы




Рис. 1. Электрическая схема термоформирователя




Рис. 2. Варианты схем включения разностного генератора при согласовании с КМОП- и TTL-микросхемами (а, б), при подключении источника термозависимого напряжения (в), при отключении схемы подстройки частоты (г)

термокомпенсации в зависимости от требуемого знака угла наклона характеристики управления с помощью лазерной установки производится разрыв резистивного слоя резисторов R5 (R6), лучом лазера осуществляется подстройка резистора R4(R7), определяющего крутизну преобразования, и одновременно для поддержания неизменного потенциала коллектора транзистора подстраивается сопротивление резистора R2(R9). Для удобства лазерной настройки резисторы выполнены в виде набора параллельно включенных резистивных слоев. При использовании схемы линейной термокомпенсации неконтролируемые температурные уходы частоты датчиков можно уменьшить в пять—восемь раз.

ГИС, выполненная в стандартном 14-выводном корпусе типа 155.15-2, предназначена для работы в составе датчиков с тензочувствительными, термочувствительными и масс-чувствительными кварцевыми элементами, резонансные частоты которых составляют 5—10 МГц. Для работы ГИС в составе датчиков температуры и влажности во втором плече дифференциального преобразователя используется высокостабильный кварцевый резонатор. В одном из вариантов ГИС объединена конструктивно в корпусе с малогабаритным вакуумированным резонатором в плоском стеклянном баллоне типа К1 и термоформирователем.

На рис. 2, а приведена схема включения ГИС с резонаторами при совмещении с КМОП микросхемами, на рис. 2, б — с TTL схемами. Резистор R1 предназначен для защиты выходного каскада генератора от возможного короткого замыкания, потенциометр R2 служит для подстройки нуля. На рис. 2, в изображена схема включения ГИС с источником термозависимого напряжения. В тех случаях, когда не требуется ручная или автоматическая коррекция частоты, применяется схема включения, изображенная на рис. 2, г.

Ниже приведены основные технические характеристики ГИС в диапазоне температур от -60 до +85°C:

Потребляемый ток, мА не более 4
Крутизна управления схемой подстройки

частоты $\frac{\Delta f}{f \Delta U}$, В⁻¹ ~ 25 · 10⁻⁶
Нестабильность частоты

режимная $\frac{\Delta f}{f \Delta E_n}$, В⁻¹ не более 10⁻⁸

температурная $\frac{\Delta f}{f \Delta T}$, град⁻¹ не более 2 · 10⁻⁸

Мощность, рассеиваемая на резонаторах, мВт не более 30
Амплитуда выходного сигнала прямоугольной формы, В ~ 8
Диапазон выходных частот, кГц 0,3—50

При необходимости чувствительные элементы могут подключаться к ГИС посредством коаксиального кабеля или проводов с эквивалентной емкостью до 120 пФ для резонаторов с резонансной частотой $f_p=5$ МГц и до 60 пФ с $f_p=10$ МГц.


Наличие внутренних стабилизаторов напряжения и схемы управления частотой, совместимость с TTL и КМОП ИС и возможность работы на линию связи длиной до нескольких сотен метров обеспечивают широкое применение ГИС в качестве базового элемента ЧПРД различного назначения.

УДК 621.374.88


В.Б.Дычаковский, С.И.Кобзарь,
С.А.Судьин

ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЕ — ЧАСТОТА — НАПРЯЖЕНИЕ КР1108ПП1


Универсальный микроэлектронный преобразователь КР1108ПП1, предназначенный для аналого-цифрового и цифроаналогового преобразования с высокой линейностью, находит широкое применение в системах передачи аналоговых сигналов на расстояние, в тахометрии, в системах автоподстройки частоты и т.п. Преобразователь является наиболее простым и дешевым прибо-



а



б



в

Схемы преобразования: а — втекающего тока или положительного напряжения в частоту; б — отрицательного напряжения в частоту; в — частоты в положительное напряжение

ром данного класса. Изготавливается по планарно-эпитаксиальной технологии с изоляцией элементов схемы обратно смещенными переходами на кристалле размерами 1,9×2,3 мм². Выполнен в пластмассовом корпусе типа 2102.14-2. Предназначен для работы в диапазоне температур от -10 до +70°С.

В режиме АЦП преобразователь функционирует по классической схеме, в которой интегрированные входные сигналы преобразуются в импульсы со стабилизированными зарядами, следующие с выходной частотой. В режиме ЦАП на каждый входной импульс генерируется импульс с определенным зарядом. Выходные импульсы могут быть усреднены внутренним или внешними фильтрами.

Основные характеристики преобразователя

Нелинейность АЦП (ЦАП) для частот до 10 кГц, млн ⁻¹	100
Абсолютная погрешность преобразования в конечной точке шкалы, %	±10
Входное напряжение смещения нуля, мВ	±4
Выходное напряжение низкого уровня, В	0,4
Токи потребления по каждому источнику питания, мА	5,5
Напряжение питания, В	±15
Цена, руб.	
группа А	4,80
группа Б	3,10

Преобразователь может быть использован для преобразования втекающего тока или положительного напряжения в частоту, отрицательного напряжения в частоту, частоты в положительное напряжение (см. рисунок).

Основные соотношения, связывающие входные и выходные величины:

$$F_0 = \frac{1}{RC} \frac{U_1}{U_R}; \quad U_0 = RCU_R F_1,$$

где U_0, U_1 — входное и выходное напряжения; F_1, F_0 — входная и выходная частоты; U_R — внутреннее опорное напряжение; значения R и C приведены на рисунке.

Преобразователь рекомендуется использовать до частот 500 кГц.

Статья поступила 28 февраля 1984 г.

УДК 621.3.049.771.14:621.373-187.4

А.И.Березенко, О.И.Гусаков, Л.Н.Корягин,
С.А.Кудрявцев

БИС ДЛЯ ЦИФРОВОГО СИНТЕЗАТОРА ЧАСТОТ КА1508ХЛ1

Для обеспечения точности настройки, улучшения соотношения сигнал-шум в современных радиоприемниках используются синтезаторы частот с петлей фазовой автоподстройки частоты (ФАПЧ).

Цифровые синтезаторы частоты, выполненные в интегральном исполнении, помимо решения основной задачи, реализуют автоматическую перестройку частоты настройки, запоминание и смену по заданной программе рабочих частот. Разработанная для применения в петле ФАПЧ синтезатора БИС КА1508ХЛ1 (рис.1) не только упрощает конструктивное исполнение синтезатора и приемника, но и обеспечивает ряд дополнительных свойств: автоматический поиск и настройку на частоту радиостанции, запоминание и смену частот семи радиостанций по выбору пользователя в каждом диапазоне. Настройка на принимаемую радиостанцию осуществляется автоматически, при этом очередной шаг настройки отмечается коротким звуковым сигналом, вырабатываемым БИС. Разработанная БИС КА1508ХЛ1 имеет также звуковые сигналы различного тона и длительности, оповещающие о смене диапазона рабочих частот, достижении верхней и нижней границ диапазона.

Внешние управляющие сигналы IV_1, IV_2 , поступающие на делитель с переменным коэффициентом деления со сканирующего счетчика, позволяют осуществлять сканирование диапазона приема с определенным шагом в ручном или автоматическом режиме.




Рис. 1. Структурная схема БИС КА1508ХЛ1




Рис. 2. Использование БИС КА1508ХЛ1 в синтезаторе частоты радиовещательного приемника СВ и УКВ диапазонов

При настройке на станцию код, задающий коэффициент деления делителя петли ФАПЧ, записывается в ОЗУ БИС с последующим использованием для быстрой настройки на станцию (фиксированная настройка); число запоминаемых станций зависит от объема ОЗУ. В описываемой БИС число станций определяется числом произвольно выбираемых адресов (по семь в каждом диапазоне). Регистр внешней информации предназначен для настройки приемного устройства, если используется внешний контроллер. БИС выполнена по низкороговой КМОП технологии с металлическим затвором.

Основные электрические параметры БИС КА1508ХЛ1

Напряжение питания, В	
E_1	3,5 — 4
E_2	не более 15
Ток потребления по источнику E_1	
в статическом режиме, мкА	не более 2
в динамическом режиме, мА	не более 10
Частота опорного генератора, МГц	3,6
Частота на входе управляемого делителя, МГц	3
Уровень «лог.0», В	
«лог.1», В	не более 0,4
Ток нагрузки, мкА	не менее 2,4
Ток нагрузки, мкА	200





Рис. 3. Энергетические спектры перестраиваемых генераторов в диапазоне СВ (а) и диапазоне УКВ (б) (Δf — расстройка от центрального значения частоты)

На рис.2 показан пример использования БИС КА1508ХЛ1 в синтезаторе частоты современного радиовещательного приемника с СВ и УКВ диапазонами. Для построения синтезатора кроме БИС КА1508ХЛ1 требуются перестраиваемые генераторы (ПГ) СВ и УКВ диапазонов, кварцевый резонатор и РС-фильтры нижних частот (ФНЧ) петли ФАПЧ. Остальные элементы петли ФАПЧ — делитель с переменным коэффициентом деления, частотно-фазовый дискриминатор и делитель опорной частоты с кварцевой стабилизацией — входят в состав БИС. В УКВ диапазоне с целью расширения диапазона синтезируемых частот делитель с переменным коэффициентом деления разбит на два счетчика А и В, обеспечивающих двухкоэффициентное деление частоты. После окончания деления на число α , записанное в счетчике А, на внешний предварительный делитель, имеющий переменный коэффициент деления P или $P+1$ и большее по сравнению с БИС быстродействие, подается управляющий сигнал, который изменяет его коэффициент деления. Коэффициент деления равен $P+1$, когда счетчик А работает в режиме вычитания (обратного счета) и P , когда счетчик А останавливается, а счетчик В продолжает счет до вычитания остальной части импульсов запрограммированного в нем значения β . Для реализации указанного метода необходимым условием является $\beta \geq \alpha$. Общий коэффициент деления делителей частоты определится выражением

$$N = \alpha(P+1) + (\beta - \alpha) = \beta P + \alpha.$$

Опорная частота $F_0 = \frac{f_0}{M}$ (M — коэффициент деления делителя опорной частоты) поступает на вход частотно-фазового детектора, где она сравнивается с частотой F , получаемой в результате деления $f_{\text{ПГ}}$ на коэффициент деления N делителя с переменным коэффициентом деления.

Сигнал ошибки детектора подается через соответствующий фильтр нижних частот на ПГ, замыкая петлю ФАПЧ. В режиме фазовой синхронизации частоты F и F_0 на входах частотно-фазового детектора равны и обеспечивают рабочую частоту синтезатора:

$$f_{\text{ПГ}} = NF_0 = N \frac{f_0}{M}.$$

Изменяя значение чисел α и β в коэффициенте деления N , можно осуществлять дискретную настройку (синтез) частоты $f_{\text{ПГ}}$ с шагом, равным F_0 . Изменяя коэффициент деления M , можно изменять шаг перестройки по диапазону.

При использовании в опорном генераторе кварцевого резонатора с частотой $f_0 = 3,6$ МГц диапазон изменения коэффициента деления N делителя с переменным коэффициентом деления и шаг перестройки синтезатора по частоте обеспечиваются в соответствии с таблицей.

Вход ИФМ	Вход ИАМ	F_0 , кГц	Шаг перестройки, кГц	Коэффициент деления в петле ФАПЧ
0	0	9	9	109–232
	1	10	10	
1	0	25	100 (с внешним делителем 40/44)	764–839
	1			

Изменение уровня паразитных составляющих синтезатора частоты СВ и УКВ диапазонов, выполненного с использованием БИС КА1508ХЛ1 (см. рис.2), позволило получить время перестройки до 0,15 с и спектральные характеристики, показанные на рис.3. Полученные уровни паразитных составляющих в спектре существенно ниже, чем предусматривается требованиями к бытовым радиовещательным приемникам, что обеспечивает широкое применение КА1508ХЛ1 в синтезаторах частоты современной радиоаппаратуры.

Статья поступила 1 июня 1983 г.

УДК 621.3.049.776.43.004:621.396.662

В.А.Казинов, Ю.В.Круглов, В.П.Мельник, А.С.Радзивилко

БИС КР1015ХК2 УПРАВЛЕНИЯ ЧАСТОТНОЙ НАСТРОЙКИ РАДИОПРИЕМНИКОВ

КМОП БИС КР1015ХК2 является одним из основных узлов в избирательных системах, построенных на основе синтезаторов частот с кольцом фазовой автоподстройки частоты (ФАПЧ). БИС изготовлена по низкопороговой КМОП-технологии с алюминиевым затвором и охранными кольцами. Необходимое пороговое напряжение (0,7–1,2 В) транзисторов обеспечивается имплантацией бора в каналы p -транзисторов. Каналы n -транзисторов при этом закрыты маской фоторезиста. Толщина подзатворного окисла составляет 100 нм.

БИС КР1015ХК2 собрана в 18-выводной пластмассовый корпус типа 238.18.3.

Ниже приведены основные электрические параметры БИС при $T_{\text{окр}}=25^\circ\text{C}$, $U_{\text{пит}}=5 \text{ В} \pm 10\%$, $f_{\text{сх}}=6$ МГц и $U_{\text{сх}}=0,4$ В:

Ток потребления, мА не более 14
 Время формирования сигнала переключения модуля счета, нс не более 200
 Минимальный размах входного сигнала ДПКД, В 0,4
 Остаточное напряжение на стоке транзистора интегратора (при $U_{\text{пит}}=+15$ В), мВ не более 150

Структурная схема БИС (см. рисунок) содержит 20-разрядный приемный и буферный регистры; 12-разрядный двоичный делитель с переменным коэффициентом деления (ДПКД); 7-разрядный поглощающий счетчик (ПС); логический блок управления; опорный генератор (ОГ)

и опорный делитель (ОД); частотно-фазовый дискриминатор (ЧФД).

Информация о значении коэффициента деления ДПКД и ПС поступает в последовательном коде от управляющего микропроцессора или контроллера в приемный регистр и удерживается в буферном регистре. Скорость ввода информации в двоичном коде составляет не менее 50 кбит/с.

Управление режимами работы БИС осуществляется при помощи следующих разрядов: 1 разряд — переключение коэффициента деления ОД; 2—8 разряды запись в ПС двоичного кода числа (второй разряд старший); 9—20 разряды — запись в ДПКД двоичного кода числа (девятый разряд — старший).

Последовательность ввода информации: первым на вход приемного регистра поступает 20 разряд, последним — 1 разряд.

Наиболее сложная часть БИС — ДПКД и ПС совместно с логическим блоком управления, который обеспечивает их синхронную работу, а также формирует сигнал на переключение внешнего ВЧ делителя частоты $P/P+1$. Максимальное число, которое может быть записано в ДПКД — 4095, в ПС — 127, минимальный коэффициент деления ДПКД — 16. Работа делителей основана на вычитании записанного числа и формировании сигнала разрешения записи после обнуления всех разрядов. По окончании сигнала записи цикл деления повторяется.


Во время счета ПС сигнал переключения модуля счета внешнего делителя равен «лог. 0» (при этом внешний делитель делит на $P+1$), по окончании счета ПС — «лог. 1» (внешний делитель делит на P). Общий коэффициент деления определяется выражением

$$M = (P+1) \cdot n + P(N-n) = n + PN,$$

где n — число, записанное в ПС; N — в ДПКД.

Следует отметить, что счет n тактов входной частоты осуществляется в ДПКД и ПС, а начиная с $n+1$ такта — только в ДПКД. Поэтому требование $N > n$ является обязательным для правильного формирования сигнала, переключающего модуль счета внешнего делителя.

Схемотехнически все разряды ДПКД и ПС построены на D -триггерах со входами установки и сброса.



Структурная схема БИС

Опорный кварцевый генератор сформирован на одном инверторе, который переводится в линейный режим с помощью внешнего резистора. Внешние подстроечные конденсаторы обеспечивают устойчивую генерацию синусоидального сигнала на основной частоте.

Опорный делитель преобразует на своем входе синусоидальный сигнал ОГ в импульсный и обеспечивает его деление на частотах до 10 МГц с двумя коэффициентами — 1024 и 2560. Первый коэффициент соответствует «лог. 0» в первом разряде управляющего слова, второй коэффициент — «лог. 1».

Триггерный двухключевой ЧФД сравнивает по частоте и фазе поступающие на его входы выходные импульсы ДПКД и ОД, из которых импульсы ОД имеют стабильную частоту и фазу, и вырабатывает сигнал ошибки, пропорциональный их фазовому рассогласованию.

Сигнал с выхода ЧФД подается на интегратор, который выполнен на n -канальном транзисторе, размещенном на кристалле. Интегратор формирует на своем выходе постоянное напряжение, соответствующее одной из синтезируемых частот.

Второй выход ЧФД обеспечивает индикацию фазовой синхронизации в кольце ФАПЧ. В режиме захвата на этом выходе устанавливается сигнал высокого уровня, который может использоваться для отключения радиотракта при бесшумной перестройке радиоприемника.

Статья поступила 12 апреля 1984 г.

УДК 621.3.049.776:621.397.622

Л.В.Иванов, В.А.Мошкин, М.И.Расторгуев

КОМПЛЕКТ ГИБРИДНЫХ СХЕМ ДЛЯ ЦВЕТНЫХ ТЕЛЕВИЗИОННЫХ ПРИЕМНИКОВ

Разработан и рекомендован к применению комплект больших гибридных интегральных схем (БГИС) для модулей цветности телевизионных приемников. В комплект входит шесть типов интегральных схем: K224ХК1, K224ХК3, K224ХА3, K224ХА4, K224ХК2, K224УК1.

Линейная БГИС K224ХК1 (декодирующее устройство сигналов цветности систем PAL и SEKAM) выполняет функции усиления-ограничения сигналов цветности, коммутирования их и последующей демодуляции. Схема содержит высокоэффективную систему цветовой синхронизации и обеспечивает автоматическое распознавание стандарта принимаемого сигнала. Гарантируемый уровень электрических параметров микросхемы соответствует уровню микросхем типов K174ХА8 и K174ХА9, но вследствие значительного уменьшения количества элементов схемы включения, наличия более эффективной системы цветовой синхронизации и автоматического распознавания стандартов данная схема оказывается предпочтительной. Микросхема содержит более 470 элементов, выпускается в 36-выводном корпусе с двухсторонним расположением выводов типа 1221Ю36-1, рекомендуется для применения в модулях цвет-

ности для двух стандартов.

БГИС К224ХК3 (декодирующее устройство сигналов цветности системы SEKAM) выполняет те же функции, что и БГИС К224ХК1, но только для сигналов одного стандарта. Микросхема имеет оригинальную систему цветовой синхронизации, обеспечивающую надежную защиту от воздействия синусоидальной помехи, уменьшенный ток потребления (65 мА от источника +12 В), малое количество элементов схемы включения. Выпускается в 36-выводном корпусе.

БГИС К224ХА3 выполняет функции усилителя яркостного и цветоразностных сигналов и матриц (R-G-B) сигналов. В состав микросхемы входят селектор синхроимпульсов и формирователи кадрового и строчных стробимпульсов, которые могут использоваться в качестве служебных сигналов не только модуля цветности, но и всего приемника в целом. Уровень электрических параметров микросхемы соответствует уровню микросхем типов К174УК1 и К174АФ5. Выпускается в 36-выводном корпусе типа 1221Ю36-1 и содержит в своем составе около 670 элементов. Рекомендуется для применения в цветных телевизионных приемниках совместно с транзисторными или интегральными видеоусилителями.

БГИС К224ХА4 выполняет функции усилителя яркостного и цветоразностных сигналов, функционально соответствует ИС К174УК1, но содержит дополнительно матрицу (R-Y) сигнала, схему формирования импульсов привязки уровня «черного», селектор синхроимпульсов и формирователи кадрового и строчных стробимпульсов. Применение микросхемы позволяет сократить количество элементов схемы включения при использовании ламповых видеоусилителей, а также обеспечивает служебными сигналами работу разверток и радиоканала. Микросхема содержит более 380 элементов и выпускается в том же корпусе, что и предыдущие ИС.

БГИС К224ХК2 выполняет функции схемы цветовой синхронизации сигналов системы PAL, требует несколько меньшего числа элементов включения по сравнению с аналогичными ИС. Выпускается в 18-выводном корпусе с двухсторонним расположением выводов типа 1222Ю.18-1, содержит около 200 элементов. Рекомендуется для применения в стандартных модулях цветности системы PAL и SEKAM совместно с микросхемами К224ХК1 и К224ХА3.

БГИС К224УК1 (одноканальный видеоусилитель) обеспечивает уровень параметров, задаваемых требованиями к телевизионным приемникам унифицированных стационарных цветных телевизоров (УСЦТ). Содержит в своем составе мощные высоковольтные планарно-эпитаксиальные транзисторы и диоды, а также толстопленочные резисторы. Рекомендуется к применению в модулях цветности совместно с микросхемами типов К224ХА3 и К174АФ5. Поставляется совместно с радиатором, обеспечивающим рассеивание потребляемой мощности.

Ниже приведен состав модулей цветности для УСЦТ, реализованных на различной элементной базе:

Техническая характеристика

	Модуль на ИС второго поколения К174	Модуль на БГИС К224
Активные элементы, шт.	36	9
В том числе интегральные схемы . . .	4	5

транзисторы	18	2
диоды	14	2
Конденсаторы, шт.	70	37
В том числе		
электролитические	16	4
К73-17	6	8
К10-78	48	25
Резисторы, шт.	115	52
В том числе		
МЛТ-2	6	5
МЛТ-1	4	—
МЛТ-05	1	5
С1-4-0,125	104	42
Радиоэлементы, шт.	250	123
В том числе		
линии задержки	2	2
дрессели ВЧ	10	6
контуры	6	5
резисторы		
переменные	11	12
Регулировочные элементы, шт.	17	17

Таким образом, при переходе с ИС К174 на БГИС К224 площадь печатных плат сократилась с 398 до 270 см², а средняя плотность монтажа доведена до 2,18 см²/эл (ранее 1,58 см²/эл).

Успешные разработки БГИС для модулей цветности способствуют продолжению разработок микросхем других типов для телевизионной техники, а также для радиоприемных устройств и автомобильной электроники.

Статья поступила 23 сентября 1983 г.

УДК 621.3.049.77.004:621.383.933

А.М.Деревягин, А.Н.Кожемякин,
М.А.Тарасов

МИКРОСХЕМА УПРАВЛЕНИЯ ИНДИКАТОРОМ К564ИК2


Интегральная микросхема К564ИК2 предназначена для управления пятиразрядным светодиодным семисегментным индикатором в мультилексном режиме и позволяет синтезировать 16 символов.

Микросхема с кристаллом размером 3,35 × 3,7 мм² изготавливается в 24-выводном корпусе с планарным расположением выводов (рис.1). ИС (рис.2) содержит дешифратор двоичного кода, генератор, делитель частоты на пять с преобразователем и дешифратором.

Дешифратор двоичного кода преобразует входной двоичный сигнал в сигнал управления анодами семисегментных индикаторов. Соответствие между сигналом на входе и высвечиваемым символом показано на рис.3.

Для регулировки яркости свечения и блокировки свечения предусмотрен вывод \overline{OP} , низкий потенциал на котором препятствует зажиганию сегментов на индикаторе. Генератор предназначен для синхронизации схемы, которая может работать как с внутренней, так и с внешней синхронизацией. При работе с внутренней синхронизацией к выводам Т и \overline{Q} подключается RC цепь (рис.4), при работе с внешней синхронизацией вывод \overline{Q} свободен (рис.5).

В режиме внутренней синхронизации пороговое устройство генератора, выполненное на триггере Шмитта, с положительным гистерезисом и инверсионным выходом посредством подсоединения внешней RC цепи становится мультивибратором.



Номер вывода	Обозначение вывода	Назначение вывода
1	E	Выходы для подключения сегментов индикаторов
2	G	
3	F	
4	D	
5	T	Вход синхронизации (вход генератора)
6	\bar{Q}	Выход генератора
7	Y0	Выходы, управляющие работой внешнего демультиплексора
8	Y1	
9	Y2	
10	HL1	Выходы для подключения разрядов
11	HL2	
12	Обш.	
13	HL3	
14	HL4	
15	HL5	
16	X3	Входы двоичного числа в коде 1, 2, 4, 8
17	X2	
18	X1	
19	X0	
20	\bar{OD}	Вход "Запрет" (может быть использован для регулировки яркости)
21	A	Выходы для подключения сегментов индикаторов
22	B	
23	C	
24	U _{cc}	Питание

Рис. 1. Условное обозначение микросхемы K564ИК2




Рис. 2. Структурная схема ИС K564ИК2: — I дешифратор с 4 на 7, II — генератор, III — делитель на 5, IV — дешифратор делителя на 5 для управления работой внешнего демультиплексора, V — дешифратор делителя на 5 для управления катодами индикатора, VI — усилители дешифратора с 4 на 7 (аноды индикатора), VII — усилители дешифратора на 5 для управления катодами индикатора

OD	X3	X2	X1	X0	Сим. бал.
H	L	L	L	L	0
	L	L	L	H	1
	L	L	H	L	2
	L	L	H	H	3
	L	H	L	L	4
	L	H	L	H	5
	L	H	H	L	6
	L	H	H	H	7
	H	L	L	L	8
	H	L	L	H	9
	H	L	H	L	A
	H	L	H	H	B
	H	H	L	L	C
	H	H	L	H	D
	H	H	H	L	E
	H	H	H	H	F
L	*	*	*	*	

Рис. 3. Зависимость между сигналом на входе и высвечиваемым символом: L — напряжение низкого логического уровня, H — напряжение высокого логического уровня, * — напряжение или L или H




Рис. 4. Типовое подключение микросхемы К564ИК2 с внутренней синхронизацией




Рис. 5. Включение микросхемы К564ИК2 в качестве десятичного счетчика с индикацией

Частота работы мультивибратора определяется по формуле:

$$f \text{ (кГц)} = \frac{0,4 \cdot 10^6}{R \text{ (кОм)} \cdot C \text{ (пФ)}}$$

Генератор можно использовать и как самостоятельный узел, преобразующий пилообразный сигнал в прямоугольный.

Делитель частоты на пять, содержащий три триггера D-типа, работает в неполном коде Джон-

сона и имеет пять устойчивых состояний. Преобразователь делителя предназначен для преобразования внутреннего кода в сигналы двоичной системы, используемые для управления работой внешнего демультиплексора; дешифратор — для подключения одного из пяти разрядов (катодов индикатора) в соответствии с внутренним состоянием делителя. Соответствие между внутренним состоянием делителя на пять и сигналами преобразователя и дешифратора показано в таблице.

Состояние делителя на пять (первое переходит во второе, второе в третье, ..., пятое в первое)	Сигналы управления внешним демультиплексором			Сигналы на выводах для подключения катодов индикатора				
	Y0	Y1	Y2	HL1	HL2	HL3	HL4	HL5
Первое	L	L	L	Z	Z	Z	Z	L
Второе	H	L	L	Z	Z	Z	L	Z
Третье	L	H	L	Z	Z	L	Z	Z
Четвертое	H	H	L	Z	L	Z	Z	Z
Пятое	L	L	H	L	Z	Z	Z	Z

L — напряжение низкого логического уровня, H — напряжение высокого логического уровня, Z — высокое выходное сопротивление.

Ниже приведены основные параметры микросхемы К564ИК2:

Напряжение питания, В 5—15
 Рабочий диапазон температур, °С от -60 до +125
 Ток потребления в статическом режиме при $T=25^{\circ}\text{C}$ и $U_{cc}=15\text{ В}$ (с погашенным индикатором), мкА . . не более 40
 Помехоустойчивость, В . . . не менее 0,3 (0,5 по входу Т)

Минимальное напряжение высокого уровня, В при $U_{cc}=10\text{ В}$ и токах на выходах

У0, У1, У2, равных 1,3 мА, . . . не менее 9
 А, В, С, D, Е, F, G, равных 10 мА не менее 9

Минимальное напряжение низкого уровня, В при $U_{cc}=10\text{ В}$ и токах на выходах

У0, У1, У2, равных 1,3 мА . . . не более 1
 HL1, HL2, HL3, HL4, HL5, равных 80 мА не более 1

Интегральная микросхема К564ИК2 найдет широкое применение для управления светодиодными индикаторами в мультиплексном режиме.

Статья поступила 28 февраля 1984 г.

УДК 681.325.65

С.Н.Колеснева, О.Н.Махонин,
 В.А.Переверзев

ЛОГИЧЕСКИЕ ЭСЛ СХЕМЫ СЕРИИ К1500

Быстродействующие схемы серии К1500 со стабилизацией уровней по температуре и напряжению питания с задержкой распространения сигнала 0,7 нс на вентиль предназначены для использования в высокопроизводительных ЭВМ и других устройствах. Изготовлены по планарно-эпитаксиальной технологии с диэлектрической изоляцией "Изопланар-2" на пленках *n*-типа толщиной 1,5 мкм.

Конструктивно ИС серии К1500 выполнены в плоском стеклокерамическом корпусе типа ФПСАМ с 24 выводами (общими для ИС всей серии являются выводы 6 и 7, источник питания подключается к выводу 18).

Микросхема К1500ЛП107 (рис. 1, а) представляет собой пять логических элементов "исключающее ИЛИ/НЕ-ИЛИ", имеющих прямые и инверсные выходы, а также дополнительный выход С, сигнал на котором является результатом поразрядного сравнения входных сигналов. Микросхема К1500ЛК117 (рис. 1, б) содержит три элемента ИЛИ-И/ИЛИ-И-НЕ, имеющих прямые и инверсные выходы. Микросхема К1500ЛК118 (рис. 1, в) представляет собой один элемент ИЛИ-И/ИЛИ-И-НЕ с прямым и инверсным выводами. Статические параметры микросхем серии К1500 соответствуют номинальной нагрузке ЭСЛ приборов $R_L = 50\text{ Ом}$. Изменение нагрузки приводит к изменению тока выходного

повторителя, а следовательно, и выходных уровней ИС. Как следует из рис. 2, эта зависимость линейна в диапазоне токов 10—40 мА при $R \approx 60\text{ Ом}$ для состояния высокого уровня и $R \approx 8\text{ Ом}$ — для низкого уровня.

Входные транзисторы серии К1500 рассчитаны для работы на низкоимпедансную нагрузку (с преобладанием во входном импедансе емкости). Входная емкость во всех схемах серии не превышает 3—4 пФ (однофункциональный вход имеет емкость




Рис. 1. Назначение выводов ИС К1500ЛП107 (а), К1500ЛК117 (б), К1500ЛК118 (в)




Рис. 2. Выходные характеристики ИС по уровням U_{oH} и U_{oL} (пунктиром показана нагрузочная характеристика при номинальной нагрузке $R_L = 50\text{ Ом}$)

1,5 пФ), в отличие от других ЭСЛ серий, где эта емкость значительно выше.

Ниже приведены параметры микросхем в диапазоне температур 1–85 °С:

Напряжение высокого уровня, В

входное U_{IH} от -1,165 до -0,88

выходное U_{OH} от -1,035 до -0,88

Напряжение низкого уровня, В

входное U_{IL} от -1,81 до -1,475

выходное U_{OL} от -1,81 до -1,61

Ток высокого уровня I_{IH} , мкА

К1500ЛП107

по входам D_1 350

по входам D_2 250

К1500ЛК117

по входам Б 250

по остальным входам 220

К1500ЛК118 350

Ток потребления I_{EE} , мА

К1500ЛП107 -96

К1500ЛК117 -79

К1500ЛК118 -65

Задержка распространения, нс

К1500ЛП107

по входам D_1 – к выходу Q 1,7

по входам D_2 – к выходу Q 1,8

по входам D_1, D_2 – к выходу C 2,95

К1500ЛК117

по входам E 1,4

по остальным входам 2,5

К1500ЛК118 2,5

Для обеспечения высоких динамических характеристик отрезки соединительных линий между микросхемами должны быть минимальными и одинаковой длины, желательно использовать волноводы или микрополосковые линии.

Превышение ограничений, установленных на напряжение питания $U_{EE} = -6,0 + 0,5$ В и входное напряжение $U_1 = U_{EE} + 0,5$ В, не допустимо, так как может произойти отказ микросхемы.

Стабилизация уровней по температуре и напряжению питания обеспечивается применением стабилизации в токовых ключах вентиля и стабилизированного источника опорных напряжений.

Статья поступила 7 февраля 1984 г.

УДК 621.382.323

М.И.Антонов, В.С.Данилов, С.Н.Корнилова,
Ю.Н.Максименко

МОЩНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР КП801

Кремниевый полевой транзистор КП801 со статической индукцией и управляющим p - n переходом, имеющий выходные вольт-амперные ха-

рактеристики триодного типа, предназначен для выходных каскадов высококачественных усилителей мощности низкой частоты [1–3] и другой радиоэлектронной аппаратуры. Структура кристалла (рис. 1) состоит из высоколегированной n^+ -подложки, ориентированной по плоскости (111), с предварительно выращенным на ней высокоомным эпитаксиальным n^+ -слоем (сток), отдельных полосок из p^+ -слоя (исток), сетки, охватывающей области истока и состоящей из p^+ участков (затвор). Образованный при этом p - n переход формирует вертикальные токопроводящие каналы. Управление током происходит путем изменения поперечной площади каналов и высоты потенциального барьера, возникающего в канале в зависимости от приложенных напряжений исток–затвор и исток–сток. Толщина алюминиевых электродов затвора и истока составляет 3–5 мкм. Конструктивно прибор выполнен в металлокерамическом корпусе типа КТ-9.

Значения электрических параметров транзисторов КП801А–КП801В при $T_{корп} = 25 \pm 10^\circ\text{C}$ приведены в таблице.

Наименование параметра	КП 801А	КП 801Б	КП 801В
Типовые значения параметров			
Ток стока, А			
при $U_{си} = 10$ В, $U_{зи} = 0$	5	3	5
Крутизна характеристики, мА/В			
при $U_{си} = 15$ В, $I_c = 4$ А	750		750
$U_{си} = 15$ В, $I_c = 1,5$ А		300	
Остаточный ток стока, мА			
при $U_{си} = 70$ В, $U_{зи} = -30$ В	0,5	0,25	0,5
Сопротивление сток–исток открытого транзистора, Ом			
при $U_{си} = 1$ В, $U_{зи} = 0$	1–15	2–3	1–1,5
Напряжение отсечки, В			
при $U_{си} = 55$ В, $I_c = 30$ мА	18	18	18
Предельные значения допустимых электрических параметров			
Постоянное напряжение, В			
затвор–сток	100	100	130
затвор–исток	35	35	35
исток–сток	65	65	95
Постоянный ток стока, А	5	3	5
Постоянная рассеиваемая сток–ком мощность, Вт	60*	30*	60*
Максимально допустимая температура перехода, °С	150	150	150

* С теплоотводом при $T_{корп} \leq 35^\circ\text{C}$. При $T_{корп} \geq 35^\circ\text{C}$ мощность рассеяния соответственно составляет: для КП801А, В – $60 [1 - (T_{корп} - 25^\circ\text{C})/125^\circ\text{C}]$, для КП801Б – $30 [1 - (T_{корп} - 25^\circ\text{C})/125^\circ\text{C}]$.




Рис. 1. Структура транзистора КП801




Рис. 2. Выходные вольт-амперные характеристики транзистора КР801А при $T_{окр} = 25 \pm 10^\circ\text{C}$




Рис. 3. Температурная зависимость проходной вольт-амперной характеристики (а) и ее начального участка (б) транзистора КР801А при $U_{си} = 15\text{ В}$




Рис. 4. Зависимость крутизны характеристики (1) и емкости затвор-исток (2) транзистора КР801А от напряжения затвор-исток при $T_{окр} = 25 \pm 10^\circ\text{C}$




Рис. 5. Вариант включения транзисторов КР801А в двухтактную схему усилителя мощности низкой частоты

Выходные и передаточные вольт-амперные характеристики транзистора КР801А представлены на рис. 2, 3. Наличие термостабильной точки при $I_c = 100\text{ мА}$ (см. рис. 3, б) объясняется тем, что при малых плотностях тока наблюдается инжекционный механизм работы, при больших — транзистор переходит в режим работы с ограниченным пространственным зарядом.

Отрицательная температурная зависимость в рабочей области тока стока обеспечивает преимущества полевых транзисторов перед биполярными: отсутствие вторичного пробоя, высокую устойчивость к перегрузкам, возможность параллельного соединения транзисторов. По сравнению с МДП полевой транзистор со статической индукцией характеризуется более высокой линейностью и крутизной, низким сопротивлением сток—исток открытого транзистора.

Зависимости крутизны характеристики и емкости затвор—исток от напряжения затвор—исток показаны на рис. 4.

Один из вариантов включения полевых транзисторов со статической индукцией в двухтактную схему усилителя мощности низкой частоты (рис. 5) обеспечивает номинальную мощность 25 Вт и максимальную (при нагрузке 8 Ом) 30—35 Вт; уровень фона на нагрузке — 88 дБ; полосу воспроизводимых частот 20—50000 Гц при коэффициенте нелинейных искажений на $F = 20\text{ Гц}$ не более 0,1%, 200 Гц — 0,051%; 2000 Гц — 0,050%; 20000 Гц — 0,043%.

Полевые транзисторы со статической индукцией, обладающие рядом преимуществ перед биполярными и МДП полевыми транзисторами, позволяют создавать высококачественную звуковоспроизводящую аппаратуру повышенной надежности с уровнем выходной мощности 25—30 Вт и возможностью ее дальнейшего увеличения.

ЛИТЕРАТУРА

1. Обзоры по электронной технике: Мощные полевые транзисторы р-п переходом. М., 1978.— Вып. 7(555). Сер. Полупроводниковые приборы.— 84 с.
2. Патент 4241313 (США). Audio power amplifier.
3. В а с и л ь е в В.А. Зарубежные радиолобительские конструкции.— М.: Радио и связь, 1982.— 85 с.

Статья поступила 4 ноября 1983 г.

УДК 621.382.3

А.А.Богомяков, В.И.Фирсов

МОЩНЫЙ ТРАНЗИСТОР КТ848А ДЛЯ БЕСКОНТАКТНЫХ СИСТЕМ ЗАЖИГАНИЯ

Бесконтактные системы зажигания (БСЗ), используемые в двигателях внутреннего сгорания, должны обладать повышенным вторичным напряжением при работе двигателя с увеличенным зазором в свечах и степенью сжатия 10–11, что вызвано необходимостью работы на обедненных и бедных смесях; увеличенной энергией и длительностью искрового разряда, связанных с повышенными требованиями по токсичности; уменьшенными габаритами и массами систем зажигания.

Для решения вышеперечисленных задач используются высоковольтные транзисторы Дарлингтона с приемлемыми энергетическими характеристиками, высоким граничным напряжением (не менее 400 В), временем включения не более 20 мкс, большим коэффициентом усиления при низком напряжении питания и малым напряжением насыщения, что вызвано необходимостью работы в условиях пониженных температур, когда возможно снижение напряжения и потеря емкости аккумуляторной батареи.

Основные электрические параметры

Тепловое сопротивление переход-корпус, °С/Вт.....	1,5
Граничное напряжение при $I_K = 5 \text{ А}$, $L = 1,5 \text{ мГн}$, V	не менее 400
Статический коэффициент передачи тока в схеме с ОЭ при $I_K = 15 \text{ А}$, $U_{кэ} = 5 \text{ В}$	не менее 20
Напряжение насыщения коллектор-эмиттер, В при $I_K = 7 \text{ А}$, $I_B = 0,07 \text{ А}$, $T_K = 25^\circ\text{С}$	не более 1,5
при $I_K = 10 \text{ А}$, $I_B = 0,15 \text{ А}$, $T_K = 25^\circ\text{С}$	не более 2,0
Напряжение насыщения база-эмиттер, В при $I_K = 10 \text{ А}$, $I_B = 0,15 \text{ А}$, $T_K = 25^\circ\text{С}$	не более 2,7
при $I_K = 10 \text{ А}$, $I_B = 0,15 \text{ А}$, $T_K = -40^\circ\text{С}$	не более 3,5

Предельно-допустимые значения электрических параметров

Максимально допустимый постоянный ток коллектора, А.....	15
Максимально-допустимый постоянный ток базы, А.....	4
Максимально-допустимая температура перехода, °С.....	150
Максимально-допустимое напряжение коллектор-эмиттер, В.....	400

В качестве схемы составного транзистора (СТ) использована схема последовательного соединения двух транзисторов, эмиттерные переходы которых шунтированы сопротивлениями R_1 и R_2 (рис. 1). Диод, подключенный к выводам коллектор-эмиттер выходного транзистора, защищает транзистор от инверсных токов, возникающих при работе прибора на индуктивную нагрузку и в случае изменения полярности батареи питания. Параметры СТ в це-

лом определяются следующими соотношениями:

$$h_{219\Sigma} = h_{219T1} \cdot \frac{R_1}{R_1 + r_{ВХ1}} + h_{219T2} \cdot \frac{R_2}{R_2 + r_{ВХ2}} + h_{219T1} \cdot h_{219T2} \cdot \frac{R_1 \cdot R_2}{(R_1 + r_{ВХ1})(R_2 + r_{ВХ2})},$$

$$U_{кэнас.\Sigma} = U_{кэнас.T1} + U_{эБ2},$$

$$I_{кэ0\Sigma} \approx I_{кэR1} \left(h_{219T2} \cdot \frac{R_2}{R_2 + r_{ВХ2}} \right).$$




Рис. 1. Схема составного транзистора КТ848А




Рис. 2. Схема транзистора Дарлингтона в монокристаллическом исполнении




Рис. 3. Схема проверки устойчивости транзистора КТ848А к вторичному пробую

Сопротивления R_1 и R_2 , создаваемые в кристалле, составляют 100–200 и 40 Ом соответственно. Схема Дарлингтона в монолитном исполнении представлена на рис. 2.

В исходный кремний проводится встречная диффузия на глубину $h_{n^+} \approx 170$ мкм, базовый слой формируется диффузией галлия, эмиттерный — двухстадийной диффузией фосфора. Энергетические характеристики транзистора обеспечиваются плавным градиентом концентраций от высокоомного к n^+ -слою, а также толстым слоем коллектора и широкой активной базой.

Устойчивость СТ КТ848А к рассеиванию энергии вторичного пробоя проверяется по схеме, соответствующей выходному каскаду БСЗ (рис. 3). В базу транзистора подается импульс тока $I_{б.нас}$ длительностью $t_{и}$ и величиной, необходимой для ввода СТ в режим насыщения. При этом I_K нарастает по закону, близкому к линейному. Регулировкой $t_{и}$ устанавливается $I_K \geq 10$ А. В момент окончания $t_{и}$ базовый ток $I_{б.нас}$ прерывается и в транзисторе начинается процесс рассасывания энергии, запасенной в индуктивности L_K . Напряжение на коллекторе нарастает со скоростью, определяемой величиной емкости $C_{кк}$, а I_K линейно падает со скоростью, зависящей от величины L_K . При достижении величины $U_{кб} \approx 400$ В открывается стабилитрон VD_1 , т.е. достигается режим, когда транзистор находится в активной области при $U_{кэ} \approx 400$ В и токе коллектора, спадающем по линейному закону до нуля.

Исследования транзисторов КТ848А, проведенные в рассмотренной схеме, показали их надежную работу в БСЗ. Таким образом, использование транзисторов КТ848А позволит разрабатывать системы зажигания с повышенными характеристиками.

Статья поступила 23 сентября 1983 г.

УДК 621.383.53

Е.А.Георгиевская, Г.С.Кодылева,
Ю.А.Кузнецов

ВЫСОКОЧУВСТВИТЕЛЬНЫЙ КРЕМНИЕВЫЙ ФОТОТРАНЗИСТОР

Кремниевый фототранзистор благодаря высокой чувствительности применяется для детектирования монохроматического излучения, а также излучения обычных источников на основе ламп накаливания. В качестве исходного материала использованы стандартные эпитаксиальные структуры n^+p -типа с удельным сопротивлением n^+ -области 0,01 Ом·см. Толщина эпитаксиального слоя выбрана с учетом обеспечения эффективного поглощения излучения в объеме структуры. Удельное сопротивление эпитаксиальных слоев составляет 4,5–7,5 Ом·см. Базовая область создается диффузией бора на глубину порядка 3 мкм с концентрацией не более 10^{17} см⁻³, область эмиттера — диффузией фосфора на глубину 2 мкм с концентрацией 10^{20} – 10^{21} см⁻³. Кристаллы (рис. 1) собираются на многопозиционной рамке с двумя выводами (эмиттера и коллектора) на каждой позиции. База не имеет внешнего вывода, однако на кристалле предусмотрена контактная площадка к области базы, что позволяет оценить транзистор-

таксиального слоя выбрана с учетом обеспечения эффективного поглощения излучения в объеме структуры. Удельное сопротивление эпитаксиальных слоев составляет 4,5–7,5 Ом·см. Базовая область создается диффузией бора на глубину порядка 3 мкм с концентрацией не более 10^{17} см⁻³, область эмиттера — диффузией фосфора на глубину 2 мкм с концентрацией 10^{20} – 10^{21} см⁻³. Кристаллы (рис. 1) собираются на многопозиционной рамке с двумя выводами (эмиттера и коллектора) на каждой позиции. База не имеет внешнего вывода, однако на кристалле предусмотрена контактная площадка к области базы, что позволяет оценить транзистор-




Рис. 1. Структура кристалла (а) и вид сверху (б):
1 — n^+ -область эмиттера; 2 — p -область базы; 3 — коллектор (эпитаксиальный p -слой); 4 — защитный слой SiO_2 ; 5, 6 — алюминиевые контакты к эмиттеру и базе; 7 — низкоомная n^+ -область коллектора




Рис. 2. Габаритные размеры фототранзистора

ные параметры прибора (в частности, коэффициент усиления $B_{см}$) при сборке кристалла на обычной транзисторной ножке. Кроме того, кристалл с базовой контактной площадкой является универсальным и может быть использован при сборке на трехвыводной рамке (с внешним выводом базы).

Корпус транзистора создается сплошной заливкой рамки с кристаллами прозрачным эпоксидным компаундом в специальных разборных заливочных формах. Корпус имеет линзу, ось которой проходит через центр кристалла перпендикулярно к плоскости выводов (рис. 2). Процесс изготовления заканчивается вырубкой отдельных приборов из общей залитой пластмассой рамки.

Основные параметры фототранзистора

Темновой ток при $U_{эм} = 9$ В, нА	50
Чувствительность по току от источника типа А при освещенности $E = 100$ лк, мкА/лк	не менее 10
Напряжение пробоя между эмиттером и коллектором, В	35
Коэффициент усиления в схеме с общим эмиттером	не менее 800




Рис. 3. Относительная спектральная характеристика фототранзистора




Рис. 4. Зависимость чувствительности фототранзистора от освещенности

Максимум спектральной чувствительности (рис. 3) соответствует длине волны $\lambda = 0,8$ мкм и может быть смещен в результате изменения толщины эпитаксиального слоя.

Зависимость чувствительности фототранзистора от освещенности (рис. 4) нелинейна в области малых освещенностей, что связано с падением коэффициента усиления в малосигнальном режиме работы прибора. Однако высокая интегральная чувствительность прибора позволяет использовать его и при регистрации сравнительно слабых световых сигналов.

Статья поступила 6 марта 1984 г.

УДК 621.317.727.1

В.И.Моторина, Э.Н.Смирнов

ВАКУУМНЫЙ ЕМКОСТНЫЙ ДЕЛИТЕЛЬ ИМПУЛЬСНЫХ НАПРЯЖЕНИЙ

Вакуумный емкостный делитель высоковольтных (до 100 кВ) импульсных (с длительностью импульсов от 2 мкс до 10 мс) напряжений с коэффициентом деления 10^{-4} служит для оперативного контроля и выставления режимов в различных электро- и радиотехнических установках. Это устройство может применяться не только совместно со стандартными регистрирующими приборами (вольтметрами, осциллографами), но и самостоятельно в качестве датчика изменения напряжения в цепях обратной связи для автоматического поддержания заданного режима импульсных установок.

Для дальнейшего совершенствования мощных электро- и радиотехнических устройств необходимы надежные высоковольтные измерители импульсных напряжений, обладающие высокой частотной и температурной стабильностью и обеспечивающие гарантированную защиту обслуживающего персонала и измерительных устройств от перенапряжений в контролируемых высоковольтных цепях. С этой целью разработан вакуумный емкостный делитель импульсных напряжений типа ДНЕ1-4 (рис. 1).

Конструктивно прибор выполнен в виде единого блока, скомпонованного из набора емкостей, образующих двухкаскадную схему деления входного напряжения с общим коэффициентом деления, равным 10^{-4} . Выбор такой схемы построения делителя обеспечил (при весьма низком коэффициенте деления) резкое уменьшение его габаритов и массы, необходимую широкополосность за счет снижения собственной индуктивности и высокую точность измерения импульсных напряжений благодаря значительному уменьшению влияния внешних мощных электромагнитных полей на низкопотенциальный блок [1, 2]. Конструкция делителя гарантирует безопасную работу обслуживающего персонала, сохранность низковольтного блока и измерительной аппаратуры, подключаемой к делителю, в моменты возможных пробоев вакуумного диэлектрика [3]. Возникновение последних обусловлено случайными перенапряжениями на входе делителя вследствие нестационарных и переходных процессов в высоковольтных цепях ра-



Рис. 1. Вакуумный емкостный делитель типа ДНЕ1-4




Рис. 2. Зависимость относительной погрешности коэффициента деления от частоты полосы пропускания для различных параметров нагрузки




Рис. 3. Изменение относительной температурной погрешности коэффициента деления




Рис. 4. Зависимость пробивного напряжения делителя от атмосферного давления

диотехнических и электротехнических устройств, где применяются делители напряжения.

Делитель выпускается в металлоглазном корпусе, крепящемся в аппаратуре за фланец.

Основные параметры делителя при $T_{окр} = 25 \pm 10^\circ\text{C}$ и нормальном давлении

- Импульсное напряжение при длительности импульса от 2 мкс до 10 мс (положительной и отрицательной полярности с крутизной фронтов не менее 0,1 мкс), кВ 5—100
- Полоса пропускания частот, МГц 10^{-4} —4
- Входная емкость, пФ не более 10
- Входное сопротивление постоянному току, Ом не менее 10^{10}
- Номинальный коэффициент деления 0,0001
- Погрешность коэффициента деления, % ± 5
- Неравномерность частотной характеристики в диапазоне от 100 Гц до 4 МГц, % ± 3
- Изменение коэффициента деления на 1°C , %
 - в интервале температур от 15 до 35°C не более $\pm 0,03$
 - в интервале температур от -10 до $+85^\circ\text{C}$ не более $\pm 0,05$
- Габаритные размеры, мм
 - высота 400
 - диаметр по фланцу 180
- Масса, г 4500

На рис. 2—4 приведены типовые зависимости делителя: относительная погрешность коэффициента деления в полосе пропускания частот для различных параметров нагрузки, термостабильность и устойчивость к изменению атмосферного давления.

ЛИТЕРАТУРА

1. А.с. 260022 (СССР). Емкостный делитель напряжения/В.П.Буц, Э.Н.Смирнов, И.П.Тюрин.— Оpubл. в БИ, 1969, № 3.
2. С м и р н о в Э.Н. Вакуумный каскадный емкостный делитель напряжений.— Электронная техника. Сер. 5. Радиодетали и радиокомпоненты, 1981, вып. 2, с. 19—22.
3. А.с. 736192 (СССР). Высоковольтный вакуумный конденсатор емкостного делителя напряжения/В.М.Сидоров, Э.Н.Смирнов, А.Т.Коновалов.— Оpubл. в БИ, 1980, № 19.

Статья поступила 15 февраля 1984 г.

УДК 621.382.3.029.6

С.С.Булгаков, М.И.Горлов, В.Д.Иванов,
В.В.Колмаков, В.И.Кондобаров, А.Н.Косенко

**МАЛОМОЩНЫЕ
ВЫСОКОЧАСТОТНЫЕ
ТРАНЗИСТОРЫ КТ3139, КТ3140,
КТ3145, КТ3146**

Маломощные высокочастотные кремниевые приборы КТ3139, КТ3140, КТ3145, КТ3146 являются комплементарными эпитаксиально-планарными транзисторами, работающими в широком токовом диапазоне, и предназначены для использования





Рис. 1. Типовые входные (а) и выходные (б) характеристики транзисторов КТ3139А—КТ3139Д в схеме с ОЭ при $T_{\text{окр}} = 25 \pm 10^\circ\text{C}$




Рис. 2. Типовые входные (а) и выходные (б) характеристики транзисторов КТ3140А—КТ3140Д в схеме с ОЭ при $T_{\text{окр}} = 25 \pm 10^\circ\text{C}$




Рис. 3. Типовые выходные характеристики транзисторов КТ3145А в схеме с ОЭ при $T_{\text{окр}} = 25 \pm 10^\circ\text{C}$





Рис. 4. Типовые входные (а) и выходные (б) характеристики транзисторов КТ3145Б в схеме с ОЭ при $T_{\text{окр}} = 25 \pm 10^\circ\text{C}$




Рис. 5. Типовые выходные характеристики транзисторов КТ3145В—КТ3145Д в схеме с ОЭ при $T_{\text{окр}} = 25 \pm 10^\circ\text{C}$

Таблица 1

Основные электрические параметры *n-p-n* транзисторов

Наименование параметров	КТ3139А (45 А)		КТ3139Б (45 Б)		КТ3139В (45 В)		КТ3139Г (45 Г)		КТ3139Д (45 Д)		Режим измерения
	не менее	не более									
$h_{21Э}$	60	—	—	—	—	—	20	—	40	—	$U_{кб} = 5 В, I_э = 10 мкА$
	200	—	60	—	120	460	100	310	120	460	$U_{кб} = 5 В, I_э = 2 мА$
$I_{кЭК}$	—	—	—	1 мкА	—	1 мкА	—	50 нА	—	50 нА	$U_{кэ} = 32 В (45 В)$
	—	20 нА	—	—	—	—	—	—	—	—	$U_{кэ} = 20 В (32 В)$
$I_{эбо}$	—	20 нА	—	1 мкА	—	1 мкА	—	100 нА	—	100 нА	$U_{эб} = 5 В$
$U_{кэ нас' В}$	—	0,5	—	0,5	—	0,5	—	0,5	—	0,5	$I_к = 10 мА, I_б = 0,25 мА$
$U_{бэ нас' В}$	—	0,85	—	0,85	—	0,85	—	0,85	—	0,85	$I_к = 10 мА, I_б = 0,25 мА$

Таблица 2

Основные электрические параметры *p-p-p* транзисторов

Наименование параметров	КТ3140А (46 А)		КТ3140Б (46 Б)		КТ3140В (46 В)		КТ3140Г (46 Г)		КТ3140Д (46 Д)		Режим измерения
	не менее	не более									
$h_{21Э}$	60	—	—	—	—	—	20	—	40	—	$U_{кб} = -5 В, I_э = 10 мкА$
	200	—	60	—	120	460	100	310	120	460	$U_{кб} = -5 В, I_э = 2 мА$
$I_{кЭК}$	—	—	—	1 мкА	—	1 мкА	—	50 нА	—	50 нА	$U_{кэ} = -32 В (-45 В)$
	—	20 нА	—	—	—	—	—	—	—	—	$U_{кэ} = -20 В (-32 В)$
$I_{эбо}$	—	20 нА	—	1 мкА	—	1 мкА	—	100 нА	—	100 нА	$U_{эб} = -5 В$
$U_{кэ нас' В}$	—	-0,5	—	-0,5	—	-0,5	—	-0,5	—	-0,5	$I_к = 10 мА, I_б = 0,25 мА$
$U_{бэ нас' В}$	—	-0,85	—	-0,85	—	-0,85	—	-0,85	—	-0,85	$I_к = 10 мА, I_б = 0,25 мА$




Рис. 6. Габаритные размеры транзисторов

в качестве элементов высокочастотных и импульсных схем РЭА широкого применения, а также в качестве компонентов в ГИС с общей герметизацией.

Выбор концентрации легирующих примесей обеспечивает минимальные уровни рекомбинационных токов транзисторов, а применение особо чистых материалов позволяет получать высокую стабильность параметров.

Входные и выходные вольт-амперные характеристики транзисторов приведены на рис. 1—5, значения основных электрических параметров *p-p-p* и *n-p-n* транзисторов — в табл. 1 и 2 соответственно.

Транзисторы выпускаются в пластмассовом корпусе типа А-46 и имеют габаритные размеры, показанные на рис. 6, масса не превышает 12 мг.

Высокая степень автоматизации производства транзисторов гарантирует хорошее качество и воспроизводимость их параметров, особенности корпуса позволяют автоматизировать процесс сборки ГИС и печатных плат.


Статья поступила 15 февраля 1984 г.

УДК 535.241.13:621.372.8


ВОЛНОВОДНЫЙ ЭЛЕКТРООПТИЧЕСКИЙ ДИФРАКЦИОННЫЙ МОДУЛЯТОР

Основные параметры

Диапазон длин волн излучения, мкм	0,6—1,1
Полуволновое напряжение при $\lambda = 0,63$ мкм, В	не более 10
Электрическая емкость управляющих электродов, пФ	не более 30
Ширина полосы модулирующих частот, МГц	не менее 200
Частотный отклик, МГц	не менее 800
Допустимая мощность модулируемого излучения, мВт	не более 1
Температура окружающей среды, °С	25 ± 10
Относительная влажность, %	65 ± 15
Атмосферное давление, мм рт.ст.	750 ± 30



Предназначен для модуляции оптического излучения в диапазоне длин волн 0,6—1,1 мкм. Благодаря возможности осуществления широкополосной модуляции лазерного излучения модулятор может быть использован в световых оптических линиях связи, системах оптической обработки информации, оптической дальнометрии, фотоэлектрических следящих устройствах навигации и ориентации, оптоэлектронных устройствах вычислительной техники, а также при проведении различных физических экспериментов.



Функциональная схема волноводного электрооптического дифракционного модулятора

Конструктивно модулятор выполнен в корпусе с окнами для ввода и вывода излучения и удобства юстировки. Корпус имеет высокочастотную приборную розетку типа СР-50-112ФВ для подключения управляющих электрических сигналов. Кристаллическая подложка выполнена из ниобата лития У-среза, в которой методом термодиффузии титана образован планарный оптический волновод. На поверхности пластины изготовлены управляющие электроды в виде встречно-штыревой системы. На подложку наклеены призмы ввода и вывода оптического излучения, изготовленные из оптической керамики (см. рисунок).

При подведении к электродам управляющего напряжения под встречно-штыревой системой в оптическом волноводе благодаря электрооптическому эффекту наводится фазовая решетка, на которой дифрагирует излучение, введенное в волновод через входную призму. При наличии на электродах напряжения, равного полуволновому, излучение из центрального максимума дифракционной картины, наблюдаемой после выходной призмы, полностью перераспределяется в максимумы более высоких порядков.

В.В.Венедиктов, Т.П.Демина,
М.А.Кашинцев, Ю.Д.Порядин, Н.Н.Фомичев

ИЗМЕРЕНИЯ И КОНТРОЛЬНО-ИЗМЕРИТЕЛЬНАЯ АППАРАТУРА

УДК 681.3.06

В.Г.Буров, В.М.Волонкин, Г.Е.Карелин

ПУЛЬТ ОТЛАДКИ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Пульт отладки вычислительных систем на базе МПК К589 обеспечивает подключение к шинам системы, обращение к любому блоку и моделирование работы системы с этим блоком, проверку выполнения программы, ее запуска и остановки.

Для создания недорогих вычислительных систем обработки информации и управления, работающих с высокой производительностью в реальном масштабе времени, используется микропроцессорный комплект (МПК) БИС серии К589 [1, 2]. Комплект отличается высоким быстродействием, наращиваемостью процессора до любой разрядности, кратной двум, микропрограммируемостью, произвольной длиной кода микрокоманды, отдельными шинами адреса и данных, параллельным выполнением операций выборки следующей микрокоманды, обработки информации и управления блоками вычислительной системы. На базе МПК серии К589 имеется возможность разработки высокопроизводительных вычислительных устройств и систем с быстродействием до 5 млн. оп/с, в которых оптимально

сочетаются аппаратная реализация и программное обеспечение [2—4].

Для отладки вычислительных систем, построенных на базе микропроцессорных БИС, необходимо специальное оборудование, позволяющее проводить полную проверку работоспособности блоков системы и ее программного обеспечения. Отсутствие такого оборудования для систем на базе МПК серии К589 приводит к значительным трудностям на этапах настройки и аппаратно-программной отладки вычислительных систем.

Одним из основных устройств в комплексе отладочного оборудования является пульт отладки, предназначенный для проверки работоспособности каждого блока и всей вычислительной системы, проверки и корректировки программного обеспечения (рис. 1).

В состав вычислительной системы входят:

- синхронизатор, включающий блок микропрограммного управления и схему синхронизации, управляющий последовательностью выбора микрокоманд из запоминающего устройства микрокоманд (ЗУМК) и синхронизирующий работу ЗУМК и процессора;

- ЗУМК, выполненное на быстродействующих ОЗУ, в котором содержатся коды микрокоманд, состоящие из полей F микроинструкции для процессора, кодов УА и УФ микроинструкций для синхронизатора, кода К маски, сигналов управления выдачей данных и адреса ВД и ВА с процессора, сигнала условной синхронизации УС процессора, сигналов выбора внешних по отношению к процессору устройств, сигналов записи Зп и чтения Чт информации;

- процессор, осуществляющий в соответствии с программой обработку, выдачу и прием информации по шинам адреса и данных;

- внешние по отношению к процессору устройства ($BV_1...BV_N$), к которым относятся различные ЗУ, устройства ввода-вывода и т.п.

Устройства занесения микропрограмм (УЗП) в ЗУМК и исходных данных (УЗД) в ОЗУ системы относятся к средствам отладки и предназначаются для занесения микропрограмм и данных с высокой скоростью с внешних носителей информации в режиме прямого доступа к памяти. УЗП и УЗД подключаются к шинам ЗУМК и внешних устройств, выполняют автоматическую адресацию ячеек запоминающих устройств, производят запись информации с одновременным контролем, для чего формируют необходимые сигналы управления. Все средства отладки взаимосвязаны и управляются с пульта.

Пульт отладки должен подключаться к шинам вычислительной системы таким образом, чтобы имелась возможность задавать и индцировать состояние шин; выполнять обращение к любому блоку системы, включая синхронизатор и процессор, и моделировать работу вычислительной системы с этим блоком; проверять содержимое ячеек ЗУМК и при необходимости его корректировать; управлять работой других средств отладки; проверять выполнение программы, начиная с любой микрокоманды, в пошаговом, автоматическом или автоматическом




Рис. 1. Структурная схема вычислительной системы и взаимосвязь ее со средствами отладки

режиме с остановом по адресу ячейки ЗУМК или по адресу на шине адреса процессора; проводить запуск и остановку выполнения программы в любое время; переводить вычислительную систему в исходное состояние. Кроме того, пульт отладки должен работать с вычислительными системами различной сложности, включая системы, содержащие большое количество внешних устройств.

Пульт отладки (рис. 2) содержит клавиатуру и табло индикации. Клавиатура состоит из клавиатуры задания режима отладки (КР), клавиатуры набора шестнадцатиричных данных (КД) и клавиатуры указания типа вводимых данных (КТ). С помощью КР задается один из восьми режимов работы пульта при отладке вычислительной системы: контроль микропроцессорного устройства (КМУ); контроль программы в ЗУМК (КПР), занесение программы в ЗУМК (ЗПР), прямой доступ к памяти (ПДП), пошаговый режим отладки микропрограммы (ШАГ), останов выполнения программы по адресу ячейки ЗУМК, поступающему с блока микропрограммного управления синхронизатора (ОАБ), останов выполнения программы по адресу на шине адреса процессора (ОАМ), автоматический режим выполнения программы (АВТ).

Кроме того, с КР устанавливаются подрежимы: чтения или записи данных (Ч/З), однократного или циклического выполнения подрежима Ч/З (— или —), задания адреса микрокоманды, с которой начинается проверка программы (УА), и производится установка в исходное состояние вычислительной системы (Сброс), запуск (Пуск) и останов (Ост) выполнения программы в режимах ШАГ, АВТ, ОАБ и ОАМ.

При задании режима сигналы с КР через преобразователь и распределитель информации (ПРИ) заносятся для хранения в регистр режима (РР). Комбинационная схема (КС) в соответствии с кодом режима вырабатывает управляющие сигналы, которые производят перестройку схемы пульта для выполнения заданного режима.

С помощью КТ указывается тип вводимой с клавиатуры КД информации. При этом сигналы с КТ, поступая на ПРИ, определяют группу регистров выходной информации (РВИ), в которую через схему записи ЗПИ заносятся данные с КД. При вводе адреса ячейки ЗУМК или адреса на шине процессора эта информация, помимо занесения в РВИ, заносится также через схему записи адреса (ЗПА) в регистры адреса (РА).

На табло индикации (ТИ) в шестнадцатиричном виде отображаются коды адреса ячейки ЗУМК (МА МИ), маски (Маска), выбора внешнего устройства (МУ), типа индицируемой шины данных процессора (ТМ), коды на шине адреса ША процессора (МА МПУ) и на шине данных (ШД или ШВ) процессора (МД МПУ), коды микроинструкций для процессора (МИ), вычисления адреса следующей микрокоманды (УА), управления флаговой логикой (УФ), а также биты условной синхронизации (УС), записи во внешние устройства (Зп), разрешения выдачи данных (ВД) или адреса (ВА) с процессора (РВ), остановки процессоров (ОМ).

В зависимости от режима отладки перечисленная информация может поступать либо с шин вычислительной системы (ША, ШД, ШВ и шины микрокоманды Ш МК), либо с РВИ пульта или других отладочных средств. На отдельных индикаторах ТИ указывается рабочее состояние

одного из четырех процессоров системы (МП1—МП4) и биты флагов Ф и Ф_в. В зависимости от режима отладки на табло индикации выводится только используемая в данном режиме информация, остальные индикаторы табло автоматически гасятся.

Вывод информации на табло производится через дешифраторы ДШ, которые преобразуют двоичные коды в соответствующие коды для управления семисегментными индикаторами ТИ. Выбор индикатора ТИ, на который выводится информация, осуществляется схемой управления индикацией СУИ по сигналам с ПРИ и КС. Информация с регистров РВИ поступает на входы ДШ через схемы согласования (СС) при выдаче данных с пульта на шины вычислительной системы. Часть информации с шин вычислительной системы поступает непосредственно на входы ДШ (с шин ША и ШМК), а часть — через схему коммутации СК (с одной из выбранных с пульта шины ШВ или ШД). Управление СС и СК производится сигналами с комбинационной схемы (КС) в соответствии с режимом работы пульта.

При включении питания пульт автоматически устанавливается в исходное состояние, при котором отсутствует выбор режима отладки, на табло индикации выводится информация со всех шин вычислительной системы, а на синхронизатор выдается сигнал останова системы. Сигналом «Сброс» с пульта вычислительная система переводится в исходное состояние, при этом на шине адреса ЗУ МК синхронизатором устанавливается адрес начальной микрокоманды программы.

Отладка вычислительной системы по блокам проводится с помощью пульта в режиме КМУ. В этом режиме осуществляется проверка работоспособности отдельно синхронизатора, процессора и каждого из внешних устройств. При проверке синхронизатора набором на КТ и КД типа и содержания данных задаются коды микроинструкций УА и УФ, которые через схему ЗПИ заносятся в соответствующую группу регистров РВИ и выдаются через схемы СС на шины системы, а также индицируются на табло. Для осуществления проверки выполнения синхронизатором микроинструкций условных переходов по адресам ЗУМК предварительно может быть установлен флаг Ф на выходе процессора подачей на него соответствующей микроинструкции. По сигналу «Пуск» с пульта в синхронизаторе выполняются действия, заданные микроинструкциями, а код адреса ячейки ЗУМК и бит Ф_в с выходных шин синхронизатора подаются по шине ША и Ф_в на пульт и выводятся на табло.




Рис. 2. Структурная схема пульта отладки

При проверке процессора на его входных шинах с пульта устанавливаются коды микроинструкции F, маски K, данных на шинах B или D, бит Φ_B путем подачи на синхронизатор кода УФ, биты разрешения выдачи ВД и ВА. Данные на шины B или D процессора поступают с регистров РВИ через схему СК, которая управляется схемой СУ по сигналам с КС. По сигналу «Пуск» с пульта в процессоре выполняются заданные операции, результаты которых с выходных шин процессора (шины данных, шины адреса и биты Ф) выдаются на табло.

Проверка работы внешнего устройства в режиме КМУ проводится в подрежимах записи или чтения информации из выбранной ячейки памяти внешнего устройства с одиночным или циклическим выполнением. На КР устанавливается соответствующий подрежим, а на КТ и КД набираются тип и содержание данных: при записи — коды на шинах адреса процессора и данных, код выбора внешнего устройства; при чтении — коды на шинах адреса процессора и выбора внешнего устройства. Состояние входных и выходных шин внешнего устройства выводится на табло пульта.

В режиме КТР проводится проверка работоспособности ЗУМК в подрежимах записи и чтения содержимого ячеек ЗУМК. Тем самым реализуется возможность контроля и корректировки содержимой в ЗУ МК программы. В этом режиме с пульта задается адрес ячейки ЗУМК и проводится запись или чтение кода микрокоманды с одновременной индикацией на ТИ.

В режиме ЗПР с пульта осуществляется подготовка вычислительной системы к занесению программы в ЗУМК с УЗП путем выдачи по шине запуска и управления сигналов отключения синхронизатора от шины адреса ЗУМК и подключения УЗП для занесения программы. В этом режиме имеется возможность останова занесения программы по заданному с пульта адресу ячейки ЗУМК.

В режиме ПДП с пульта осуществляется подготовка вычислительной системы к занесению массива исходных данных с УЗД в одно из ЗУ системы в режиме прямого доступа.

В режиме ПДП с пульта осуществляется подготовка вычислительной системы к занесению массива исходных данных с УЗД в одно из ЗУ системы в режиме прямого доступа.

В режиме ШАГ по сигналам «Пуск» с пульта проводится последовательно проверка выполнения каждой микрокоманды программы с одновременной индикацией кода микрокоманды, ее адреса в ЗУМК и результатов выполнения микрокоманды системой на табло пульта.

В режиме ОАБ по сигналу «Пуск» с пульта проводится запуск выполнения программы до выдачи с синхронизатора адреса ячейки ЗУМК, который задан с пульта. Задание адреса останова осуществляется путем набора на КТ и КД, при этом код адреса заносится через схемы ЗПА в регистр РА. При совпадении адресов ячейки ЗУМК и содержимого РА схема сравнения ССр формирует сигнал, по которому пульт выдает сигнал останова вычислительной системы и индицирует состояние ее шин.

В режиме ОАМ останова вычислительной системы и индикация состояния шин на ТИ пульта осуществляются при совпадении адреса на шине адреса процессора и адреса, занесенного с клавиатуры в РА.

В режиме АВТ по сигналу «Пуск» с пульта вычислительной системой выполняется вся программа до программного останова или до останова с пульта по сигналу «Останов» с индикацией состояния всех шин системы.

Проверка программы в режимах ШАГ, ОАБ, ОАМ и АВТ может быть начата с любой микрокоманды программы. Для этого используется подрежим УА, в котором пульт подключается по шине ШМК к входным шинам синхронизатора. С клавиатур КТ и КД задается необходимый код УА, который заносится в соответствующую группу регистров РВИ и через схемы СС поступает на шину ШМК. После сигнала «Пуск» с пульта на выходе шины адреса ЗУМК синхронизатора устанавливается адрес в соответствии с набранным кодом УА.

Ниже приведены краткие технические данные пульта отладки:

Число режимов работы пульта	8
Число подрежимов работы пульта	5
Вид отображаемой информации	шестнадцатиричный код
Число ВУ в вычислительной системе	до 256
Потребляемая мощность, Вт	30
Габаритные размеры, мм	125×380×260

Таким образом, пульт отладки обеспечивает быстроту и удобство проведения полной отладки аппаратных и программных средств разрабатываемых вычислительных систем. Причем на архитектуру вычислительных систем существенных ограничений пульт отладки не накладывает. Пульт оборудован сенсорными клавиатурами, значительно облегчающими и ускоряющими ввод информации, содержит встроенный блок питания. Схема пульта разработана в основном на микросхемах серий К155 и К589 и размещена на семи платах размером 100×200 мм. В качестве табло индикации использованы два люминесцентных индикатора типа ИВ-27. Данный пульт может быть использован для отладки систем на базе МПК серии К585, а с небольшими изменениями — для отладки вычислительных систем, построенных на базе других типов МПК.

ЛИТЕРАТУРА

1. Микропроцессорный комплект БИС ТТЛ с диодами Шотки серии К589/А.И.Березенко, Л.Н.Корягин, А.Р.Назарьян, Б.В.Орлов.— Электронная промышленность, 1978, вып. 5, с. 20—21.
2. Березенко А.И., Корягин Л.Н., Назарьян А.Р. Микропроцессорные комплекты повышенного быстродействия.— М.: Радио и связь, 1981.
3. МикроЭВМ на микропроцессорном наборе серии К589/А.И.Березенко, В.И.Березин, С.Е.Калинин, Л.Н.Корягин.— Электронная промышленность, 1978, вып. 6, с. 49—54.
4. Графический терминал на газоразрядной индикаторной панели/С.И.Ветренко, Н.С.Востриков, Н.А.Кунец и др.— Техника средств связи. Сер. Системы связи, 1982, вып. 3, с. 34—42.

Статья поступила 29 ноября 1983 г.

УДК 621.3.049.771.14.019.3:681.327.28

Н.К.Моисеева, С.А.Фастов, Ю.И.Щетинин

МЕТОДЫ ТЕХНОЛОГИЧЕСКИХ ОТБРАКОВОЧНЫХ ИСПЫТАНИЙ БИС ППЗУ

Важное место в производстве и применении БИС ППЗУ отводится обеспечению высокой эффективности, точности и правильной организации методов контроля параметров в составе технологических отбраковочных испытаний на пластине и в корпусе. Решение этой задачи для БИС ППЗУ имеет существенное отличие от других типов ЗУ (ОЗУ,

ППЗУ, РПЗУ), обусловленное спецификой структуры, выполняемых функций и эксплуатационных характеристик.

Особенности контроля ППЗУ у изготовителя. ППЗУ предназначены для однократной записи потребителем информации, проводимой путем подачи электрических сигналов по определенному адресу, дальнейшего хранения и выдачи ее при считывании. Программирование биполярных ППЗУ осуществляется переключением металлических или поликристаллических перемычек программирующим током либо электрическим пробоем обратносмещенного $p-n$ перехода или диода Шотки [1].

Таблица 1

Функция	Конструктивный носитель функции	Параметр	Режим контроля параметра	Возможность контроля параметра изготовителя
Запись информации	Адресные формирователи, дешифраторы, схема программирования, матрица элементов памяти (ЭП)	Коэффициент программирования $K_{пр}$	Программирование микросхемы	Необходима разработка специальных методов
Считывание информации	Адресные формирователи, дешифраторы, выходные усилители, матрица ЭП, схема разрешения выборки (РВ), селекторы	Выходное напряжение "лог.0", U_{OL} "лог.1", U_{OH} Ток короткого замыкания на выходе I_{OS}	Измерение уровня "лог.0" при нагрузке I_{OL} "лог.1" при нагрузке I_{OH} Измерение тока при считывании "лог.1" на выходе	Есть Необходима разработка специальных методов
		Ток потребления I_{CC}	Включение источника питания	Есть
		Время выборки адреса t_{AALH} , t_{AHL}	Измерение времени смены логической информации	Необходима разработка специальных методов
		Время выборки разрешения t_{ACSZL} t_{ACSZH}	Измерение времени перехода из высокоимпедансного состояния в состояние "лог.0" "лог.1"	Есть Необходима разработка специальных методов
		Помехозащищенность, пороги U_{TH} , U_{TL} по входам адреса и РВ (CS)	Проверка сохранения логического состояния при U_{TH} или U_{TL} на проверяемом входе	То же
Хранение информации	Матрица ЭП, схема РВ	Выходной ток в состоянии "Выключено" I_{OZH} I_{OZL}	Значение тока на выходе при любой информации в схеме в состоянии Z при U_{OH} U_{OL}	Не в полном объеме. Необходима разработка специальных методов
		Время выборки хранения t_{ACSLZ} t_{ACSHZ}	Измерение времени перехода в высокоимпедансное состояние из состояния "лог.0" "лог.1"	Есть Необходима разработка специальных методов
		Пороги по входам CS при запрете выборки	Проверка сохранения высокоимпедансного состояния при U_{TH} и U_{TL} по входам	Не в полном объеме. Необходима разработка специальных методов
Сопряжение с серией TTL	Все входные вентили и выходные усилители	Входной ток "лог.0" "лог.1" Напряжение на входном диоде $U_{1сд}$	Входное напряжение U_{TL} U_{TH} Ток диода $I_{сд}$	Есть Есть Есть
		Пороги по всем входам	Проверка сохранения состояния на выходе при U_{TH} , U_{TL} на входе	Необходима разработка специальных методов

Так как до записи информации все перемиčky в матрице целы и по всему полю хранится однотипная информация, например, "лог.0", при считывании по любому адресу на всех выходах будет напряжение низкого уровня, что затрудняет проведение проверки правильности работ всех функциональных узлов схемы, в частности, адресных формирователей, дешифраторов строк и столбцов схемы разрешения выборки и выходных усилителей. Соответственно возникает сложность контроля важнейших гарантируемых эксплуатационных параметров.

В табл. 1 приведены результаты анализа основных функций БИС ППЗУ, структурных элементов, обеспечивающих эти функции, параметров, режимов и возможностей их контроля на незапрограммированных микросхемах. Таблица составлена для ИС с тремя состояниями на выходе, содержащей в незапрограммированном состоянии по всему полю информацию "лог.0". Видно, что для контроля десяти гарантируемых эксплуатационных параметров требуется разработка специальных конструктивных решений и измерительных тестов. К микросхемам также предъявляются требования по надежности (наработка на отказ, сохраняемость, ресурс), которые должны гарантироваться проведенным технологическим контролем ИС. Кроме контроля перечисленных параметров существует необходимость проверки в незапрограммированных ИС целостности всех перемиček в матрицах – "чистоты поля". Это можно осуществить, предварительно убедившись в работоспособности основных узлов тракта считывания и схемы разрешения выборки. При этом технологический контроль всех гарантируемых эксплуатационных параметров не обязателен; можно путем оптимизации на основе экспериментальных статистических данных, корреляций между параметрами предельно снизить число контролируемых операций. Это требует проведения специальных экспериментальных исследований и разработки вычислительных программ. Разработчики схем определяют необходимый объем и режимы контрольных технологических операций на основе требований стандартов, данных по результатам отказов на приемодаточных и периодических испытаниях и информации потребителей. При наличии отказов или недостаточных запасов по отдельным параметрам проводится анализ и принимаются необходимые решения по совершенствованию конструкции БИС и методов технологических отбраковочных испытаний. Эффективным методом для решения выявленной проблемы контроля ППЗУ может быть функциональный подход, находящийся в качестве метода выбора решений все более широкое применение [2].

Функциональный подход к разработке методов контроля представляет совокупность приемов, позволяющих рассматривать объект анализа не конкретно, а как комплекс функций, который он выполняет или должен выполнять. Из трех основных форм функционально-стоимостного анализа

(ФСА) – творческой, корректирующей и инверсной – к разработке методов контроля наиболее подходят две первые.

Творческую форму ФСА необходимо использовать, если выбор методов контроля проходит на этапе проектирования ИС. В этом случае в проект закладываются конструктивные решения, необходимые для обеспечения контроля. При отработке методов технологических испытаний готового прибора целесообразно использовать корректирующую форму, которая позволяет выявить неиспользованные возможности для контроля, а также внутренние функции, отбраковка по которым улучшает качество ИС.

Рассмотрим алгоритм применения творческой формы ФСА, которая предусматривает выполнение работ, условно объединяемых в пять основных этапов: подготовительный, аналитический, творческий, исследовательский и рекомендательный.

Первый этап, связанный со сбором информации, построением "дерева целей" проектирования, выявлением противоречий и формированием идеального конечного результата, традиционен и частично выше описан. Идеальным конечным результатом является метод технологических отбраковочных испытаний БИС ППЗУ, обеспечивающий все гарантируемые эксплуатационные параметры и высокое качество ИС при минимальных издержках у изготовителя и потребителя.

Особенность аналитического и творческого этапов – необходимость построения функциональной и структурно-функциональной моделей ИС и самих методов контроля. Основными функциями ППЗУ являются однократная запись, считывание, хранение информации и сопряжение (см. табл. 1). Далее определяются вспомогательные функции, начиная с высших уровней, связи между ними, соответствующие параметры, значимость функций и параметров. Функциональная модель ИС является вспомогательным материалом для разработки методов контроля. Основной объект анализа – методы контроля – требует построения собственных функциональной и структурной моделей со специфическими особенностями и требованиями к ним. Примерный перечень основных характеристик методов контроля ППЗУ и вариантов их исполнения приведен в морфологической карте (табл. 2). Третья и четвертая характеристики связаны с тем, что для обеспечения контроля ряда параметров приходится вводить в ППЗУ специальные конструктивные элементы, влияющие на значения параметров.

Путем комбинирования позиций морфологической карты (по одному элементу из каждого столбца) можно получить возможные варианты построения методов контроля. Например, комбинация характеристик $P_{1.1} \rightarrow P_{2.3} \rightarrow P_{3.2} \rightarrow P_{4.1} \rightarrow P_{5.2} \rightarrow P_{6.1} \rightarrow P_{7.1}$ даёт простейший метод контроля ППЗУ с применением дополнительных полей, обращение к которым происходит через специальные площадки. Заключительные этапы ФСА связаны с оценкой вариантов решения по комплексному критерию, включающему их качественную и стоимостную характе-

Таблица 2

P1 Вид контролируемых параметров	P2 Степень автоматизации контроля	P3 Необходимость усложнения конструкции БИС	P4 Возможность отрицательного влияния на типовые значения параметров микросхем	P5 Необходимость усложнения КИО и программ контроля (ПК)	P6 Достоверность контроля	P7 Широта, информативность контроля
P1.1 Статические параметры на пластине, $K_{пр}$	P2.1 Ручной контроль (неавтоматизированный)	P3.1 Конструкция не усложняется	P4.1 Не влияет	P5.1 Типовое оборудование и ПК	P6.1 Низкая достоверность, неполный контроль	P7.1 Характеризует отдельные параметры и функциональные узлы
P1.2 Статические параметры в корпусе в нормальных условиях, $\pm T^{\circ}C$, t_{ASC} , $K_{пр}$	P2.2 Полуавтоматический контроль	P3.2 Введение дополнительных полей с дополнительными выводами	P4.2 Увеличивает потребляемую мощность	P5.2 Усложнение ПК	P6.2 Контроль с учетом типовых условий работы элементов	P7.2 Дает интегральную оценку качества технологии и конструкции, обеспечивает надежность
P1.3 Статические и динамические параметры (t_{AA} , t_{ACS}), пороги, $K_{пр}$	P2.3 Автоматический контроль	P3.3 Введение дополнительных полей и дополнительных элементов в схемы ДШ и РВ	P4.3 Ухудшает статические параметры	P5.3 Усложнение КИО	P6.3 Контроль с учетом наилучших условий работы элементов	P7.3 Выявляет вредные внутренние функции (свойства), обеспечивает надежность
		P3.4 Введение дополнительных полей с дублированием	P4.4 Ухудшает динамические параметры			

ристику и выбором оптимальных для данной микросхемы методов контроля.

Методы контроля ППЗУ с применением дополнительных полей. Приведем несколько конкретных примеров разработки методов технологических отбраковочных испытаний для БИС ППЗУ. Традиционно используется принцип введения в запоминающую матрицу дополнительных строк и столбцов элементов памяти (ЭП) и использование специальных контактных площадок для обращения к дополнительным полям (рис. 1). При проверке на пластине дешифратора строк через КП2 контролируется уровень тока в дополнительной разрядной шине. При проверке дешифратора столбцов потенциал выборки дополнительной строки задается через КП1, все строки основного поля при этом не выбраны. Недостатки такого метода в том, что потенциал на базах дополнительной строки задается извне и не несет информации о реальных напряжениях, фиксируемых адресными формирователями. Наличие паразитных токов, разброс значений R1–R32 не позволяет в ряде случаев сделать правильный вывод о функционировании входного дешифратора. Контроль работы адресной части и соответственно параметров U_{OH} , I_{OS} , I_{OZH} , L возможен только на пластине. Повышенной достоверностью и возможностями при большей конструктивной сложности обладает метод обращения к дополнительным словам и разрядам аналогично выбору ЭП запоминающей матрицы с помощью дополнительных элементов в дешифраторах строк и столбцов без использования специальных выводов. Конструктивно этот метод реализуется созданием входных вентилях, переключающихся от трех различных входных уровней, например, от уровней "лог.0" и "лог.1" и по-

вышенного (10–11 В) напряжения (рис. 2). Схема адресного формирователя на транзисторах T1–T8 выполнена из двух последовательно включенных инверторов и служит для формирования прямых и инверсных сигналов адресного кода, поступающих затем на эмиттеры многоэмиттерных транзисторов адресного дешифратора. Специальный блок на транзисторах T9–T14 и стабилитроне D4 в режиме чтения выключает многоэмиттерный транзистор (МЭТ) дополнительной строки и не влияет на выходы адресного формирователя. При подаче высокого потенциала на вход A1 включается стабилитрон D4, транзисторы T9, T10 находятся в режиме насыщения, вследствие чего оба выхода адресного формирователя имеют низкий потенциал и все многоэмиттерные транзисторы дешифратора отклю-




Рис. 1. Фрагмент схемы с обращением к дополнительным полям через специальные контактные площадки

ны. Транзистор Т11 закрыт и при необходимом коде на остальных адресных входах выбирается транзистор Т15 дополнительной строки. Преимущество метода – в обеспечении возможности контроля функциональных узлов и всех параметров не только на пластине, но и в корпусах.

Существенное значение для достоверного контроля БИС ПЗУ большой емкости (4К, 16К и более) имеет правильный выбор режима работы дополнительных полей. Большой размер кристалла этих БИС и, как следствие этого, падение напряжения на шинах металлизации и протяженных структурах в режиме программирования затрудняют пережигание перемычек, находящихся на периферии накопителя. Поэтому дополнительные поля целесообразно располагать в области наихудших условий работы ЭП матрицы. При конструктивной сложности такого расположения можно моделировать наихудшие условия, вводя в тракт и элементы памяти этих полей дополнительные встроенные сопротивления.

Для повышения эффективности технологического контроля ПЗУ с использованием дополнительных строк и столбцов необходима разработка специальных функциональных тестов (ФТ) [3]. Наибольшими возможностями обладают ФТ с программированием дополнительных полей по специальному коду и использованием двух дополнительных строк и столбцов, программирование и проверка которых осуществляется в противоположных направлениях: первого при переходе от младшего адреса к старшему, второго – от старшего к младшему.

Программирование по коду имеет ряд преимуществ. Во-первых, позволяет проконтролировать на незапрограммированных схемах пороги по адресам. Для осуществления такого контроля надо выбрать два адреса с противоположно записанной информацией и подать на адресный вход, смена информации на котором приводит к обращению к этим ЭП, пороговое значение входного напряжения. Во-

вторых, позволяет проводить 100%-ный контроль важнейшего динамического параметра – времени выборки адреса $t_{AHL, LH}$. Для этого необходимо,

чтобы обращение к дополнительным полям осуществлялось в корпусе и тракт считывания при этом работал в условиях, идентичных нормальному режиму работы микросхемы. После проверки с помощью дополнительных полей работоспособности трактов считывания, программирования и схемы разрешения выборки можно достоверно проконтролировать "чистоту поля" незапрограммированной матрицы. Простейший контроль заключается в проверке заданного логического уровня на выходах при последовательном переборе всех адресов.

Метод контроля с введением режима повышенной чувствительности усилителя. Основные функции перемычки в ЭП – проводить ток при стабильном номинальном сопротивлении и программироваться импульсом тока со стабильным большим сопротивлением в пережженном состоянии. Выполнение этих функций всеми перемычками матрицы гарантируют общую надежность ИС. При программировании ИС из-за недостаточного импульса тока программирования перемычка может не пережечься полностью, произойдет лишь увеличение номинала сопротивления [1]. Такая ячейка при нормальном режиме контроля воспринимается как запрограммированная, но в дальнейшем из-за процессов восстановления она может восприниматься как незапрограммированная (непереженная).

Незапрограммированная перемычка в матрице вследствие локальных дефектов тоже может иметь завышенное сопротивление, но в нормальных условиях считываться как целая. Недостаточный запас по току считывания из-за повышенного сопротивления перемычки приводит к тому, что при изменении температуры окружающей среды или пи-




Рис. 2. Схема выборки дополнительного слова

тающего напряжения выходной усилитель воспримет перемычку, как запрограммированную. Отклонение номинала перемычки приводит также к увеличению времени выборки адреса при обращении к такому ЭП.

Введение режима контроля БИС ППЗУ с целью обнаружения перемычек с завышенными сопротивлениями повысит эффективность программирования и надежность ИС. Для реализации такого режима предложена схема повышения чувствительности выходного усилителя (рис. 3). В обычном режиме работы стабилитроны Д1, Д2 и транзисторы Т7, Т12 закрыты. Ток считывания ($I_{сч}$) распределяется между коллекторным током транзистора Т10 и базовым током транзистора Т13. Если перемычка имеет завышенное сопротивление и кажется запрограммированной, то тока $I_{сч}$ не хватает для введения Т13 в насыщение. При подаче напряжения 12 В на вход СS1 Д1 и Т7 включаются, транзисторы Т8 и Т10 закрыты, вследствие чего тока $I_{сч}$ может оказаться достаточно для насыщения Т13. Перемычка при повышенной чувствительности принимается за целую. Такой фрагмент схемы применен в ИС КР556РТ11 и модернизированном варианте КР556РТ4. Вторая часть схемы на диоде Д2 и транзисторах Т2, Т3, Т11, Т12 управляется от входа СS2 и служит для отбраковки незапрограммированных ячеек с завышенными сопротивлениями, информация из которых в обычном режиме работы считывается нормально. При подаче на СS2 напряжения 12 В включаются Д2, Т2 и Т12. Ток, попадающий на базу Т13, уменьшается на величину коллекторного тока Т12. Если этого тока окажется недостаточно для насыщения Т13, выходной усилитель считывает информацию запрограммированной ячейки. Величины токов в источниках тока на Т10,

Т8 и Т12, Т11 необходимо выбирать с учетом допустимых отклонений сопротивления перемычки. Реализация перечисленных усовершенствованных методов технологического контроля одновременно с улучшением конструкции в ППЗУ КР556РТ11 и модернизированных вариантах КР556РТ5, КР556РТ4 позволили увеличить типовой коэффициент программирования с 70 до 90-97% и повысить надежность микросхем.

Метод контроля для применения необходимо выбирать с учетом конструктивных и технологических возможностей, исходя из актуальности обеспечения определенных функций микросхемы. Если основной задачей проекта является высокое быстродействие, то целесообразно использовать решения, обеспечивающие гарантированный 100%-ный контроль динамических параметров. Например, ввести программирование дополнительных полей по коду, обращение к ним в корпусе и др. Для ИС, заведомо имеющей запасы по быстродействию, но с высокими требованиями к коэффициенту программирования, надо заложить методы контроля, обеспечивающие большой $K_{пр}$. Таким образом, разработчику надо выбрать оптимальное техническое решение, где целевой функцией является получение максимального полезного эффекта у изготовителя и потребителя при минимальных издержках. Эта задача решается с использованием методик выбора оптимальных технических решений [2].

Контроль трактов считывания и программирования и запоминающей матрицы на наличие утечек и коротков. Анализ функций и конструкции ИС и отдельных ее узлов позволил разработать эффективные тесты контроля без введения




Рис. 3. Фрагмент тракта считывания со схемой повышения чувствительности ВУ

(Т1, Т19 и др.) низкий потенциал, а на базах выходных транзисторов выбранных строки и столбца (Т11, Т21) — высокий потенциал. В режиме считывания незапрограммированной ячейки эти транзисторы связаны перемычкой ЭП и пропускают ток, создающий падение напряжения на R27. Если перемычка пережжена, то тока $I_{сч}$ нет и на входе выходного усилителя высокий потенциал. Любые дефекты, вызывающие ток в тракте считывания, создают видимость, что перемычка не запрограммирована. На рис. 4 причины возникновения тока изображены в виде сопротивления и токов утечки: $R_{ут.ш}$ — сопротивление закоротки разрядной и словарной шин, $R_{ут.п}$ — сопротивление утечки шин металлизации и компонентов на подложку, $I_{ут.о.ш}$ — утечка обратносмещенных диодов Шотки. Направления возможных токов утечки показаны стрелками для выбранных 1 столбца и 129 строки.

В обычном режиме считывания проверить незапрограммированную матрицу на наличие утечек невозможно, так как они неотличимы для выходного усилителя от тока считывания целой перемычки. Такая проверка косвенно может проводиться при программировании дополнительных полей, так как при наличии утечек запрограммированная перемычка будет считана и схема забракуется. Утечки могут значительно возрасти в режиме программирования, когда на схему будет подано высокое напряжение. Они уменьшают импульс программирующего тока и ухудшают качество программирования.

Программирование проводится в следующей последовательности. Устанавливается адрес. Повышается напряжение питания до 9 В, при этом выключаются выходные усилители. На соответствующий выход схемы подается высокое напряжение (18 В), которое через транзисторы Т25, Т27 подается на базовые резисторы и коллекторы проходных транзисторов селектора. Импульсом разрешения выборки стробируется (открывается) выходной каскад дешифратора строк, и через выбранную перемычку протекает ток программирования. Ток на выходе схемы равен сумме тока программирования, тока потребления селектором и тока утечек.

Для контроля утечек предлагается следующий тест. Пережигается перемычка на пересечении дополнительных столбца и строки. Задается режим ее программирования и измеряется ток на выходе при запрещении или разрешении выборки.

В первом случае он равен току потребления селектора плюс токи утечек всех словарных шин и структур на подложку, во втором — прибавляется ток утечек обратносмещенных диодов Шотки всей матрицы и закороток шин. Норму на выходной ток необходимо устанавливать с учетом расчетного потребления селектора и экспериментальных зависимостей между величиной выходного тока и качеством программирования микросхем. Введение такого теста для КР556РТ7 позволило улучшить программируемость, надежность БИС и дало критерий интегральной оценки качества технологии по утечкам.

В табл. 3 приведены методы технологических отбраковочных испытаний БИС ПЗУ с краткой характеристикой их возможностей.

Таким образом, анализ структуры и основных функций БИС ПЗУ показал, что у изготовителя существуют трудности контроля более 10 гарантируемых эксплуатационных параметров. В качестве эффективного метода решения выявленной проблемы рекомендуется функциональный подход. Применение дополнительных полей, повышение чувствительности выходного усилителя, контроль утечек основных трактов существенно повышают качество статических и динамических параметров, программируемость и надежность готовых микросхем. Рассмотренные методы технологических отбраковочных испытаний ПЗУ могут быть успешно применены для других типов БИС, например, для ПЛИС, ЭПЛК, ПЗУ.

ЛИТЕРАТУРА

1. Щетинин Ю.И. Модернизация биполярного ПЗУ емкостью 1К.— Электронная промышленность, 1983, вып. 4, с. 44—46.
2. Моисеева Н.К. Выбор технических решений при создании новых изделий.— М.: Машиностроение, 1980.
3. Измерение параметров цифровых интегральных микросхем/Под ред. Д.Ю.Эйдукаса, Б.В.Орлова.— М.: Радио и связь, 1982, с. 101, 102.

Статья поступила 20 декабря 1983 г.

УДК 621.317.799:621.3.049.77

В.В.Бербасов, В.С.Бугузов, В.И.Бучин,
А.А.Газаров, С.К.Горбачев

ПОДКЛЮЧАЮЩИЕ УСТРОЙСТВА ДЛЯ ПРОВЕРКИ КОМПОНЕНТОВ МИКРОЭЛЕКТРОННОЙ АППАРАТУРЫ

Предлагаемая система классификации подключающих устройств позволяет разработчикам на стадии проектирования МЭА определять способ подключения к контактам МЭА, тип, разновидность контактных элементов, их функциональные возможности и технические характеристики и на основе этого разрабатывать топологию расположения контактов МЭА.

Развитие микроэлектронной аппаратуры (МЭА), содержащей такие компоненты, как микросхемы (корпусные и бескорпусные), гибкие пленочные схемы, микросборки, многослойные печатные платы, ячейки, микроблоки и другие, потребовало создания разнообразных подключающих устройств (ПУ) для подсоединения к контрольно-измерительной и технологической настроечной аппаратуре (КИА и ТНА). Микроминиатюризация МЭА, повышение степени интеграции ее компонентов обусловили разработку ПУ, обеспечивающих подключение к контактам в количестве от двух до тысячи [1]. Современное ПУ должно обеспечивать быстрое

подключение, автоматизацию измерений, надежную эксплуатацию, а также должно быть простым и удобным в обслуживании, работать при нормальных условиях, в режиме высоких и низких температур, иметь низкую стоимость [2, 3].

Предлагается системный подход к разработке ПУ, используемых в низкочастотном диапазоне, с целью выявления тенденции их развития и устранения существующего многообразия.

Согласно предлагаемой классификации (см. рисунок) множество известных конструкций ПУ делится на ряд подмножеств: класс, группа, разряд, тип, вид, с помощью которых все существующие конструкции ПУ разделяются по конструктивному исполнению, характерным особенностям объекта подключения, способам подключения, типам и разновидностям контактных элементов.

В основу разбивки на классы были положены следующие доводы. Проведение комплексных испытаний в условиях, имитирующих внешние условия эксплуатации МЭА, предполагает измерение стабильности основных электрических параметров МЭА и ее компонентов при повышенных и отрицательных температурах, многократном температурном циклировании, воздействии световых потоков, пониженном и повышенном давлении. В результате вид испытаний определяет конструктивное исполнение ПУ и является первостепенным признаком деления на три класса: открытое, пылевлагозащищенное, термостатированное.

ПУ наиболее распространенного I класса предназначены для проведения электрических испытаний МЭА в нормальных климатических условиях [1—4]; ПУ II класса — для проведения токовых тренировок и проверки на стабильность электрических параметров изделий, заключенных в пылевлагозащищенный корпус [2] в условиях пониженного или повышенного давления.

Пониженное давление (до 10^{-5} мм рт.ст.) в ПУ обеспечивается за счет вакуумных уплотнений по линии разъема и подсоединения ПУ через откачную трубку к вакуумному насосу, либо в производственных условиях подключением к централизованной вакуумной сети. Создание избыточного давления (до 3 атм) осуществляется нагнетанием под давлением газа в камеру ПУ. Измерение параметров производится до и после воздействия повышенного давления на компонент.

ПУ III класса, предназначенные для проведения термотоковых тренировок, испытаний на холодоустойчивость, устойчивость к термоциклам, надежность, имеют теплоизоляционный корпус с термоохлаждающей системой. Пониженная температура (до -100°C) в системе создается при помощи жидкого азота, повышенная (до $+150^{\circ}\text{C}$) — за счет нагревания. Нагреватель размещают в непосредственной близости от хладопровода.

Точность поддержания температуры не превышает $\pm 1^{\circ}\text{C}$. Технические характеристики соответствуют уровню международных стандартов [5]. При проведении термотоковых тренировок в ряде случаев требуется обеспечить подачу световых сигналов на изделие. Для этого в корпусе ПУ предусматривается оптически прозрачное окно. Для проверки качества внутренних соединений в изделии, прочности металло-стеклянных спаев, а также качества защиты служит термоциклирование. Возникающие дефекты обнаруживаются путем внешнего осмот-

ра (через оптическое окно) и при измерении основных электрических параметров компонента. Термостатированные ПУ обеспечивают проведение долговременных испытаний компонентов МЭА на надежность в электрическом и тепловом режимах.

Как указывалось ранее, технические требования к компоненту МЭА (объекту подключения) определяют общее конструктивное исполнение ПУ. Помимо внешних условий на конструкцию контактирующей части ПУ влияют также особенности объектов подключения, которые условно можно разделить на девять групп (см. рисунок). Миниатюризация и увеличение степени интеграции в МЭА способствует совершенствованию известных методов подключения и поиску новых. В классификации отражены два метода подключения: зондовое и эластолейфное контактирование [6].

Зондовое контактирование является самым распространенным, в нем используются в качестве элементов подключения три типа контактов: проволочные, штыревые, пластинчатые. Наибольшее применение на практике нашли проволочные контактные элементы (КЭ) балочного исполнения, которые подразделяются на одно-, двух- и трехрядные. Конфигурация КЭ может быть разнообразной, наибольшее распространение получила Г-образная форма. КЭ, как правило, объединяют в контактные секции методом заливки или опрессовки пластмассой. Их подвергают электрохимической заточке с последующим гальваническим покрытием золота, серебра либо никеля. Проволочные КЭ надежны в эксплуатации, имеют ресурс работы до 100 тыс. циклов, переходное сопротивление не более 0,05 Ом.

Среди различных штыревых КЭ наиболее распространены контакты с упругой стержневой [1], упругой гибкой [4] и подпружиненной связью [2]. Во всех трех разновидностях контакт пайкой соединяют с упругим элементом. Штыревые КЭ работают в направляющих отверстиях колодки из диэлектрического материала. Надежный электрический контакт и высокую работоспособность обеспечивают штыревые телескопические контакты с подпружиненной связью за счет того, что штырь и пружина при контактировании перемещаются в металлической гильзе без задиров и заклинивания. Телескопический контакт удобно использовать в многоконтактных ПУ. При выходе контакта из строя он может быть вынут из своего гнезда и быстро без распайки заменен новым.

Недостатком КЭ с пружинной связью является возможность создания им индуктивного и емкостного сопротивления при измерении компонента МЭА в диапазоне повышенных частот. В этом случае предпочтение отдается штыревым КЭ с упругой стержневой и гибкой связью. Необходимое усилие контактирования таких КЭ обеспечивается под действием осевой нагрузки за счет продольного изгиба штыревой связи.

ПУ с такими КЭ может насчитывать свыше 1000 контактов, расположенных с шагом 1,25 мм и более [1]. Промышленное применение штыревых КЭ находят в тех случаях, когда требуется обеспечить подключение компонента МЭА к периферийным и внутренним контактным площадкам. Например, для контроля многослойных печатных плат (целостности печатных трасс), электропрочности, сопротивления изоляции по всему полю платы. Кроме того, штыревые КЭ




Схема классификации подключающих устройств проверки компонентов МЭА: ■ — конструкции, используемые в промышленном производстве; ▨ — разрабатываемые конструкции; □ — конструкции ограниченного применения

используют для подключения к ячейкам, блокам, к БИС в таре-спутнике с шагом 1,25—2,5 мм.

Пластинчатые КЭ подразделяют на два основных вида: односторонние и двусторонние. Двусторонние обеспечивают «контакт Кельвина» и являются наиболее распространенными и надежными. Односторонние КЭ нашли применение в ПУ для ИС в корпусах ДИП, ТО-5 и т.д. Пластинчатые КЭ используют для подключения ИС с вертикально расположенными выводами. ПУ с пластинчатыми КЭ обеспечивают измерение тока в диапазоне 1×10^{-9} —0,5 А при рабочих напряжениях до 100 В, развиваемое усилие при контактировании 0,1—0,15 кг/контакт, емкость между контактами ≈ 2 пФ.

На практике получили распространение пластинчато-штыревые КЭ, позволяющие подсоединяться к периферийным контактам компонента МЭА, имеющим шаг 1,25 мм (недостаток — наличие дополнительного переходного сопротивления $\approx 0,05$ Ом). В перспективе — уменьшение шага между пластинчатыми КЭ, являющимися наиболее надежными, что определяется уровнем технологии изготовления КЭ, их сборки в контактные секции.

Разряд эластошлейфового контактирования является перспективным и распространяется на ПУ, которые призваны обеспечивать неразрушающий контроль самых миниатюрных компонентов МЭА: кристаллов БИС с шариковыми выводами, микросборок с количеством контактов до 400, многослойных, гибких и печатных плат с шагом контактных площадок 625 мкм [3]. Эластошлейфовым контактированием достигается подключение не только к периферийным контактным площадкам (КП) микрокомпонента, но и к внутренним, за счет использования шлейфа либо эластомера. В основе шлейфа используют полиимидную пленку толщиной 40 мкм. Разрабатывают шлейфы методом машинного проектирования, изготавливают современными способами тонкопленочной технологии (вакуумно-термическое испарение, фотолитография, гальваника) [7]. В ПУ шлейфового типа созданы усилия контактирования 0,05—0,08 кг/контакт обеспечиваются механически за счет использования прижимов рессорного типа. Эластичной резины, либо за счет надува воздуха в полость, ограниченную с одной стороны шлейфом. Шлейфы могут быть экранированными и неэкранированными, чем достигается помехозащищенность при измерении динамических параметров компонента МЭА.

Перспективным является использование в качестве контактирующего элемента шлейфа на основе фольгированного лавсана (ФЛ) типа ФДИ-М, обладающего лучшей упругостью и влагостойкостью при воздействии положительных и отрицательных температур. За счет термомеханического воздействия можно осуществить формовку контактов из фольгированного лавсана, что открывает широкие возможности по использованию ФЛ при создании ПУ. Другим перспективным материалом для КЭ являются эластомеры с односторонней проводимостью типа «Эласток». Эластомеры целесообразно использовать в сочетании с коммутационными шлейфами для подключения к компоненту МЭА с КП в несколько десятков микрон, расположенными в планаре. Еще одним перспективным материалом в качестве КЭ является использование токопроводящей резины с чередующимися токопроводящими и изоляционными слоями.

Она может заменить однорядные проволочные контакты и использоваться при контроле компонентов МЭА с шагом периферийных КП до 350 мкм. Кусок такой резины (вырезанный поперек слоев) используют в качестве контактной группы. К недостаткам эластомера и токопроводящей резины следует отнести их относительно высокое удельное сопротивление. Например, при толщине 2 мм сопротивление составляет около 0,1 Ом. Несмотря на это, эластомеры и токопроводящие резины находят все большее применение в ПУ для обеспечения неразрушающего контроля самых миниатюрных компонентов МЭА.

Предложенная классификация не охватывает всех задач проектирования ПУ. Ее построение в определенной мере условно, оно будет уточняться и расширяться по мере развития МЭА. Классификация создает основу для унификации базы контактных элементов, контактных головок, корпусных узлов ПУ, что позволяет разработать ряд типовых конструкций ПУ широкого применения. Это, в свою очередь, открывает возможности перехода к машинному проектированию ПУ. Классификация позволяет разработчику ТНА и КИА выбрать конструктивную схему ПУ, способ подключения, тип, разновидность контактного элемента. Зная технические возможности выбранной конструкции ПУ, разработчик ТНА и КИА может заранее внести соответствующую коррекцию в линии связи с измерителем.

ЛИТЕРАТУРА

1. Контактующее устройство для контроля многослойных печатных плат/И.Б.Виноградова, С.К.Горбачев, Г.А.Мокеров и др.— Электронная техника. Сер. 10. Микроэлектронные устройства.— 1978, вып. 6, с. 61—64.
2. Контактующее устройство для контроля электрических параметров унифицированных ячеек микроэлектронных устройств/В.И.Бучин, С.А.Горбачев, Г.А.Мокеров и др.— Электронная техника. Сер. 10. Микроэлектронные устройства, 1977, вып. 1, с. 81—83.
3. Контактующее устройство для контроля электрических параметров бескорпусных интегральных схем с уменьшенной электрической емкостью между контактами/Г.А.Мокеров, В.И.Бучин, С.К.Горбачев и др.— Электронная техника. Сер. 10. Микроэлектронные устройства, 1979, вып. 5, с. 92—93.
4. Купцова Г.А., Макаренко Ю.С. Контактующее устройство для проверки миниатюрного телеметрического устройства.— Электронная техника. Сер. 10. Микроэлектронные устройства, 1977, вып. 3, с. 82—85.
5. Рекламный проспект фирмы «Табай» (Япония), № 301В, 1982.
6. Применение гибких шлейфов в качестве коммутационных элементов в МЭА/Е.С.Иванов.— Электронная техника. Сер. 10, Микроэлектронные устройства, 1982, вып. 1, с. 31.
7. Применение полиимидных пленок с высокой разрешающей способностью в качестве коммутационных плат/Л.А.Анжуров, В.И.Бойков, А.А.Гозаров и др.— Электронная техника. Сер. 10, Микроэлектронные устройства, 1979, вып. 5, с. 88—89.

Статья поступила 29 сентября 1983 г.

После ввода адреса осуществляется ввод или вывод данных путем занесения «лог. 1» во 2р или 5р РСУСО. Одновременно с формированием сигналов Ввод-Вывод формируются сигналы, управляющие режимом работы ДНУ, посредством коммутации каналов А, В и С. При наличии «лог. 1» в 0р или 1р РСУСО и сигналов Выв.РДУСО или Ввод (ВУ) данные из канала В поступают в канал С, а при наличии «лог. 1» в 13р или 14р РСУСО и сигнала Вв.РДУСО — из канала А в канал В.

Рассмотрим работу УСО при проверке активных ВУ, например, процессора [1]. Синхронизация скорости обмена проверяемого процессора и микроЭВМ осуществляется буферированием адреса и данных, для чего в УСО введены регистры RG3, RG4, RG5. По сигналам СИА ВУ и Вывод ВУ, формируемым ВУ, в RG4 и RG5 заносятся адрес и данные, передаваемые из ВУ. Включение выходных схем с высокоимпедансным состоянием RG4 и RG5 осуществляется при наличии «лог. 1» в 13р и 14р РСУСО. Ввод адреса или данных в микроЭВМ из RG4 или RG5 выполняется при наличии «лог. 1» в 13р или 14р РСУСО и сигнала Вв.РДУСО. При проверке активных устройств микроЭВМ параллельно с выполнением операций в процессоре выполняет эти же операции и в случае несовпадения результатов выдает сообщение об ошибке.

Разработан пакет прикладных программ, предназначенный для проверки функционирования и диагностики устройства расширения [5] и процессора, аналогичного описанному в работе [1], выполненного на МПК серии К588. Устройство контроля и диагностики размещено на плате размером 280×240 мм и конструктивно сопрягается с микроЭВМ «Электроника 60». УСО реализовано на ИС серий К155, К559, К589.

ЛИТЕРАТУРА

1. Черняковский Д.Н., Шиллер В.А., Юровский А.А. Процессор с системой команд и интерфейсом микроЭВМ «Электроника 60» на основе БИС серии КР588. — Электронная промышленность, 1983, вып. 9, с. 11—13.
2. Горин В.Г., Морозов В.А., Найденов А.В., Пароходов В.В. ОЗУ для микроЭВМ «Электроника 60». — Электронная промышленность, 1983, вып. 3, с. 22—24.
3. Конов Е.В., Тихомиров С.Н., Черняковский Д.Н., Шиллер В.А. Модуль ОЗУ с унифицированным интерфейсом на основе БИС серии КР588. — Там же, с. 14—17.
4. Поздеев В.С. Устройство программирования для микросхем ППЗУ. — Там же, с. 30—31.
5. Кузнецов П.Г., Поздеев В.С. Устройство расширения для микроЭВМ «Электроника 60». — Там же, с. 28—29.

Статья поступила 28 февраля 1984 г.

УДК 621.3.049.772.1

Н.П.Давыдов, Ж.К.Давыдова, Г.Т.Мишин,
В.И.Язовцев

УСТРОЙСТВО УПРАВЛЕНИЯ ПРОЦЕССОМ ИЗГОТОВЛЕНИЯ ТОНКОПЛЕНОЧНЫХ РЕЗИСТОРОВ

Использование устройства автоматического управления технологическим процессом испарения—конденсации при изготовлении тонкопленочных резисторов позволяет получать изделия с заранее заданными температурным коэффициентом сопротивления и коэффициентом старения.

Управление технологическим процессом термического испарения и конденсации при изготовлении элементов ГИС представляет известную сложность в связи с необходимостью одновременного контроля мощности (температуры) испарителя, скорости подачи к нему вещества и мощности (температуры) конденсирующего устройства. Решение этой задачи путем использования аналоговой аппаратуры, требующей привлечения многомерного регрессивного анализа и вычислений на ЭВМ [1], не может считаться эффективным, поскольку при проектировании такой аппаратуры возникают трудности организации этапа выхода на режим, заметно отличающегося от основной стадии процесса. Использование универсальных и специализированных ЭВМ для управления указанным процессом ограничено сравнительно высокой стоимостью одного автоматизируемого рабочего места, а организация системы коллективного пользования сложнее с точки зрения технического и математического обеспечения.

Промышленное освоение производства микропроцессорных наборов [2] обеспечило возможность создания цифровых управляющих устройств со степенью сложности, определяемой задачами управления конкретным технологическим процессом.

В рассматриваемом случае устройство автоматического управления процессом изготовления резисторов АУТИМ вырабатывает три управляющих воздействия: сигналы управления температурой подложки, температурой испарителя и скоростью подачи вещества на испаритель. Организация устройств, управляющих процессом переноса вещества, в которых задействовано не более четырех источников, ведется на базе микропроцессорного комплекта ИС серии КР580, имеющих достаточно высокое быстродействие и заданную архитектуру. Выбор микропроцессора КР580ИК80А в качестве центрального устройства обоснован сопоставлением длительностей производственного процесса, процесса вычислений на каждом шаге автоматического управления и периода дискретизации, обеспечивающего необходимую точность управления. Так, при типовой продолжительности процесса осаждения (более 1 мин) [1] длительность периода дискретизации 2 с обеспечивает погрешность номинала резистивного слоя не хуже $\pm 3\%$. За этот же период процессор серии К580, имеющий среднее время выполнения команды 5 мкс [3], может выполнить $4 \cdot 10^5$ команд, что предоставляет программисту сравнительно широкие возможности при выборе алгоритма управления.

Структурная схема АУТИМ (рис. 1) кроме модуля центрального процессора содержит модули памяти, управления и сопряжения с промышленным образцом вакуумной установки

типа УВН-71 ПЗ. Данные о режимах технологического процесса, постоянные его модели, постоянные установки и некоторые ограничительные константы вводятся в оперативное запоминающее устройство с пульта управления через устройство управления. Все данные представляются в целочисленной форме и могут быть как однобайтными (от 0 до 255), так и двухбайтными (от 0 до 65536) в зависимости от требований управляющей программы. Собственно




Рис. 1. Структурная схема устройства автоматического управления технологическим процессом изготовления резисторов

управляющая программа и библиотека с описанием стандартных операций в целочисленной форме с положительными и отрицательными числами в пределах $\pm(0-32767)$ записываются в постоянном перепрограммируемом запоминающем устройстве, выполненном на микросхемах типа К573РФ14 с ультрафиолетовым стиранием записанной информации. Хранение промежуточных результатов в процессе арифметическо-логической обработки данных осуществляется в ОЗУ емкостью 4 кбайта, построенном на микросхемах типа К565РУ2А. В нем же хранятся данные о сопротивлении образца — свидетеля и скорости подачи вещества на испаритель. Вывод этих данных на самописец происходит сразу же по завершении процесса конденсации. Сведения о ходе технологического процесса поступают в управляющую систему от программно-управляемого цифрового измерителя (ПУЦИС) сопротивлений на основе аналогового преобразователя.

По сигналу начала работы процессор дает команду на открытие заслонки через устройство управления и команду на измерение сопротивления образца-свидетеля. Восемидиапазонный ПУЦИС обеспечивает точность не хуже 1% в диапазоне номинальных значений сопротивлений от 1 кОм до 3,8 МОм. Сведения о результатах измерения передаются на один из входов устройства ввода-вывода, выполненного на основе параллельного перепрограммируемого интерфейса КР580ИК55.

Управляющие воздействия формируются на выходах параллельных интерфейсов в однобайтном виде и после обработки в цифроаналоговом преобразователе, выполненном на микросхемах типа К572ПА1, и необходимого усиления поступают на исполнительные механизмы установки УВН-71ПЗ.

Принятая конструкция устройства предполагает возможность его выполнения как в виде переносного прибора, так и в виде стойки. Благодаря приемлемой стоимости АУТИМ по-

является возможность оснащать им любую вакуумную установку промышленного типа.

Переход к дискретной форме обработки информации и выбор типа процессора предопределили необходимость пересмотра ряда организационных аспектов автоматического управления. Существенно изменяется подход к выбору алгоритма управления. Поскольку использование дискретных алгоритмов, подобных аналоговым, обычно приводит к потере части информации и,




Рис. 2. Алгоритм управления технологическим процессом изготовления резисторов

следовательно, к потере необходимой точности, за основу был принят специально разработанный для микропроцессорных устройств алгоритм, основанный на минимизации ошибки предсказания выходной характеристики процесса и названный алгоритмом с конечным временем установления стационарного режима (рис. 2).

По команде процессора осуществляется измерение сопротивления образца-свидетеля. Полученные данные расположены в двух байтах и содержат информацию о величине сопротивления и номере диапазона измерителя. Получив команду о готовности измерения, процессор вводит данные в рабочие регистры, производит их обработку и запоминает результаты измерений текущего и предыдущего циклов. Сигнал ошибки выдается процессором на основании сравнения результата измерения в текущем цикле и сведений о данном цикле и пересчитывается в управляющие воздействия, значения которых выводятся каждые 2 с. Сведения об изменении технологических режимов и сопротивления образца свидетеля запоминаются в ОЗУ. Далее на основании модели производственного объекта, исходных данных о процессе и ошибки предыдущего предсказания алгоритм делает прогноз хода технологического процесса на следующий цикл. Алгоритм организован таким образом, что ошибки предсказания становятся равными нулю за определенное время. По достижении свидетелем заданного номинала сопротивления установка отключается, а процессор строит графики зависимости технологических режимов от времени по данным, записанным в ОЗУ, после чего процесс считается законченным.

Управляющая программа написана на языке ассемблера для микропроцессора КР580ИК80А и размещается в двух парах микросхем К573РФ14, причем в одной паре записана собственно управляющая программа, а в другой — библиотека программ основных арифметических операций. Наличие у разработчика отладочного комплекса, построенного на базе микроЭВМ «Электроника К1-10» и программатора, обеспечивает возможность быстрой замены управляющей программы и библиотеки.

Испытания АУТИМ совместно с промышленным образцом вакуумной установки УВН-71ПЗ в основном подтвердили прогнозы о возможности создания устройства автоматического управления сложным процессом испарения — конденсации: заметно улучшилась воспроизводимость качественных характеристик резисторов, увеличился процент выхода годных. Совершенствование управления процессом позволило ликвидировать недостатки в конструкции отдельных узлов установки (исполнительных механизмов, испарителя, устройства подачи вещества на испаритель) и в результате повысить качество резисторов.

ЛИТЕРАТУРА

1. Давыдова Ж.К., Мишин Г.Т., Язовцев В.И. Низкоомные тонкопленочные прецизионные резисторы на основе РС-5402. — В кн.: Микроминиатюризация радиоэлектронных устройств. — Рязань, 1980. Вып. 3, с. 59—63.
2. Микропроцессорные комплекты интегральных схем: Справочник/Под ред. А.А.Васенкова и В.А.Шахнова. — М.: Радио и связь, 1982, с. 7—13.
3. Бедрековский М.А., Волга В.В., Кручинкин Н.С. Микропроцессоры. — М.: Радио и связь, 1981, с. 66—85.

Статья поступила 2 июня 1983 г.

УДК 621.317.799:621.317.727.1

В.Н.Бунзя, М.Г.Даулатов

АВТОМАТИЗИРОВАННАЯ СИСТЕМА КОНТРОЛЯ ПАРАМЕТРОВ ПОТЕНЦИОМЕТРОВ

Система предназначена для контроля линейности потенциометров широкой номенклатуры. Ее применение позволяет повысить производительность труда примерно в 10 раз.



Разработанная на базе микроЭВМ «Электроника 60М» система АС-401 включает следующие устройства: цифровой омметр «Щ-34»; стенд с шаговым двигателем ЭПШ 50/1800 для установки проверяемого потенциометра; ЭПМ «Консул-260»; однострочный дисплей ПИУ-2 на 16 знакомест алфавитно-цифровой информации; блок питания и сопряжения; устройство для юстировки потенциометров.

Программа хранится в ПЗУ емкостью 4К слов. Система собрана в стандартном столе, применяемом в комплексах АСВТ типа М6000.

В связи с тем, что номенклатура проверяемых потенциометров велика (более 100 типонаименований), занести в ПЗУ все варианты программ проверки не представлялось возможным. Поэтому выбран диалоговый режим взаимодействия оператора с микроЭВМ, в процессе которого с клавиатуры ЭПМ «Консул-260» вводятся такие исходные параметры потенциометра, как тип, номинальное сопротивление, класс точности, угол и шаг разворота, признак юстировки.

Во время проверки микроЭВМ управляет разворотом потенциометра на необходимый угол, запуском омметра, съемом показаний омметра и заданием стенду режимов. После разворота потенциометра на предельный угол происходит расчет линейности потенциометра и выдача сообщения на ПИУ-2 «СООТВЕТСТВУЕТ ТУ» или «ВНЕ ДОПУСКА».

При проверке партии потенциометров одного типонаименовала повторный диалог не требуется — по команде оператора система автоматически переходит на повторение цикла проверки.

Некоторые конструкции потенциометров допускают регулировку положения оси относительно кольца с намоткой. В этом случае на дисплей выдается сообщение о величине необходимой

юстировки, после чего ось потенциометра может быть установлена в расчетное положение с помощью двух стандартных микрометрических винтов с точностью 0,01 мм.

При необходимости оператор дает команду на распечатку технического паспорта со всеми измеренными и расчетными параметрами.

Технические характеристики АС-401

Число одновременно измеряемых потенциометров	1
Максимальное число точек контроля	63
Шаг между точками контроля	от 30' до 100"
Диапазон измеряемых сопротивлений, Ом	0,001—0,999·10 ⁷
Допустимая погрешность, %	не более ±0,06
Время одного измерения без регистрации на ЭПМ, с	1
Время снятия характеристики с шагом 5°, мин	не более 1,5
Время полного цикла снятия характеристики, мин	не более 4,5
Напряжение питания, В	220±10% (50 Гц±1%)
Потребляемая мощность, Вт	не более 400
Время непрерывной работы, ч	8
Занимаемая площадь, м ²	не более 2

В системе контролируется относительное отклонение измеряемого сопротивления (оно должно быть в пределах ±5%) и относительное отклонение от линейности, которое в каждой контролируемой точке должно составлять не более 0,005; 0,008 и 0,01 для I, II и III класса соответственно. Возможности системы могут быть изменены путем замены критериев, по которым контролируются параметры.

На выходе системы на бумажной ленте регистрируется: тип изделия; класс потенциометра и его заводской номер; результаты контроля; реальное активное сопротивление и относительное отклонение его от номинального значения; массив относительных отклонений от линейности в каждой точке контроля; параметры юстировки по оси x и y .

В системе предусмотрен режим самовосстановления рабочей программы в случае исчезновения питания и повторного его появления. Кроме того, предусмотрен тестовый контроль работоспособности отдельных устройств и системы в целом.

Статья поступила 29 ноября 1983 г.

УДК 621.373.826.004


О.М.Делендик, О.К.Юркин

ПРИБОР ДЛЯ КОНТРОЛЯ ФАСКИ

Разработанный лазерный прибор обеспечивает экспрессный контроль профиля фаски на пластинах кремния и других материалов, используемых в производстве ИЭТ.

Контроль профиля фаски на пластинах кремния осуществляется, как правило, методом движущегося щупа с регистрацией вертикальных перемещений на ленте самопишущего прибора и последующим преобразованием этих перемещений в электрический сигнал с помощью механотрона [1]. Однако такой метод мало производителен и характеризуется большой погрешностью измерения. Особенно сильные искажения регистрируемого профиля наблюдаются по краю

пластины, поэтому на практике эта часть профиля не рассматривается. В лабораторных условиях профиль фаски контролируется визуально под микроскопом. Но для этого требуется предварительно раскалывать пластины. Кроме того, прибор с телевизионным преобразованием изображения, который используется для визуального контроля, имеет малое увеличение (30^x) [2].



а




Рис. 1. Прибор для контроля фаски: а — внешний вид; б — изображение профиля фаски на экране




Рис. 2. Оптическая схема прибора для контроля фаски

Лазерный проектор [3], отличающийся от обычных проекторов большой глубиной резкости, позволяет получать изображение профиля фаски на целой пластине. Но зернистость, свойственная этим изображениям, снижает четкость, вызывая повышенную утомляемость оператора.

С целью устранения зернистости может быть использован составной экран [4] — из неподвижного наружного и внутреннего экранов, последний из которых перемещается параллельно плоскости изображения. Такой экран применен в лазерном приборе для контроля фаски (рис. 1, 2).

Прибор состоит из двух блоков — проектора и блока питания лазера. В качестве источника лазерного излучения 1 используется лазер ЛГН-105 (или аналогичный). Для построения изображения проекции профиля фаски пластины 6 служат линзы 7 и 8. Призмы 2 и 5 осуществляют излом оптической оси, что обеспечивает уменьшение габаритов прибора. Линзы 3 и 4 составляют вместе телескопическую систему расширения лазерного пучка до 2,5—3 мкм.

При исследованиях пластина помещается на вращающийся столик, позволяющий контролировать профиль фаски в любой точке окружности пластины. Наблюдаемое на экране 9 прибора изображение сравнивается с шаблоном, накладываемым на экран.

Техническая характеристика

Увеличение	50 ^x
Напряжение питания, В	220
Потребляемая мощность, Вт	не более 31
Габаритные размеры проектора, мм	590 × 235 × 310

Прибор может служить для контроля профиля фаски на пластинах кремния, сапфира, граната и других материалов.

На основе представленной схемы может быть создан прибор с увеличением до 100^x.

ЛИТЕРАТУРА


1. Б а т а в и н В.В., П р и л и п к о В.И. Контроль качества пластин полупроводниковых материалов.— Электронная промышленность, 1980, вып. 11—12, с. 61—66.
2. Прибор контроля края пластин PED-101.— Дэнси дэайрэ, 1979, т. 18, № 12, с. 13.
3. V i e w e g - G u t b e r l e t F.G., S t a l l h o f e r M. A Laser projector for edge-rounding contour measurement on polished wafers.— Sol. St. Technol., 1979, vol. 22, N 2, p. 90—91.
4. R a w s o n E.G., N a f a r r a t e A.B., N o r t o n R.E. Speckle-free rearprojection screen using two close screens in slow relative motion.— J. of the Opt. Soc. of America, 1976, vol. 66, N 11, p. 1290—1294.

Статья поступила 29 ноября 1983 г.



УДК 621.311.6.072.9

ВЫСОКОСТАБИЛЬНЫЕ ИСТОЧНИКИ ПИТАНИЯ



ПРЕДНАЗНАЧЕНЫ ДЛЯ ИСПОЛЬЗОВАНИЯ В РАДИО-ЭЛЕКТРОННОЙ АППАРАТУРЕ, РАБОТАЮЩЕЙ В СОСТАВЕ ТЕХНОЛОГИЧЕСКИХ УСТАНОВОК В УСЛОВИЯХ БОЛЬШИХ КОЛЕБАНИЙ НАПЯЖЕНИЯ ПИТАЮЩЕЙ СЕТИ.

Источники питания выпускаются в трех модификациях: на 5, 10 и 15 В. Конструктивно представляют собой блоки врубного типа, выполненные в соответствии с системой унифицированных конструкций для приборов и средств автоматизации.

Технические характеристики

Выходное напряжение, В	5; 10; 15
Номинальный ток нагрузки, А	2; 1; 2
Пульсация выходного напряжения, мВ	не более 5; 3; 5
Нестабильность выходного напряжения, % при изменении напряжения питающей сети	
от +10 до -20%	0,1
от +10 до -40%	0,5
Диапазон рабочих температур, °С	5—35
Напряжение питания, В	220 (50 Гц)
Габаритные размеры, мм	180 × 120 × 420

Плавное нарастание выходного напряжения при включении обеспечивает минимальный уровень переходных процессов в нагрузке. Стабилизация выпрямленного напряжения осуществляется компенсационной схемой с последовательно включенными регулируемыми транзисторами. Использование вспомогательного выпрямителя с дополнительной стабилизацией источника опорного напряжения и устройства сравнения на базе операционного усилителя позволяет получить высокостабильное выходное напряжение в широком диапазоне изменения напряжения питающей сети.

Источники питания снабжены быстродействующей оптронной защитой от перегрузки по току.

А.К.Ерохов, Б.И.Мясников, С.Н.Петрунько, В.В.Трифонов

Статья поступила 29 ноября 1983 г.

ИССЛЕДОВАНИЯ. РАЗРАБОТКИ. МЕТОДЫ РАСЧЕТОВ

УДК 681.3.06

В.М.Волонкин, В.А.Голованев, Е.П.Курашова

КОМПЛЕКТ ПРОГРАММ ДЛЯ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ НА БАЗЕ МПК K589

Комплект программ DSWK589 для микропроцессорных систем и устройств на базе МПК K589 обеспечивает на ЭВМ типа ЕС запись программ в предельно упрощенном виде, контроль правильности их составления, трансляцию и вывод текста программ в различных режимах.

Сложность практического использования микропроцессорных (МП) комплектов (МПК) серии K589 [1, 2] при создании микропроцессорных систем и устройств повышенного быстродействия обусловлена разработкой программного обеспечения. Микропрограммируемость МПК K589, обеспечивающая гибкость разрабатываемых МП систем, одновременно значительно усложняет разработку программных средств, так как предполагает программное управление всеми элементами структуры МП систем и устройств.

Разработка программных средств быстродействующих систем и устройств осуществляется обычно двумя методами. Первый метод заключается в создании комплекта команд, наиболее приспособленных к решению стоящих перед системой или устройством задач (в общем случае это могут быть операторы языков высокого уровня). Второй метод предполагает разработку программ в машинных кодах, что сокращает в 1,5–3 раза время решения задач [2,3] по сравнению с использованием языков высокого уровня.

Оба метода предполагают разработку микропрограмм до записи их в двоичных кодах и размещение микрокоманд по ячейкам управляющей памяти в соответствии с логикой формирования следующего адреса микрокоманды в БМУ, логикой выполнения и назначением микропрограммы. Программирование на таком уровне – сложная задача, так как каждая микрокоманда представляет собой целый набор двоичных кодов, непосредственно воспринимаемых элементами структуры МП системы, и программисту необходимо оперировать большими массивами двоичных кодов. Поэтому для автоматизации наиболее трудоемких операций по разработке и отладке программного обеспечения создан комплекс программ DSWK589, реализованный на ЕС ЭВМ.

Запись исходных программ в символическом виде. Использование символического кодирования, освобождающего программиста от необходимости запоминать машинные коды и следить за адресацией команд и данных, существенно облегчает процесс написания микропрограмм. Программирование на символическом языке целесообразно, так как в МПК K589 все команды ЦПЭ, функции управления следующим адресом и флажками БМУ имеют символические обозначения. В связи с тем, что каждое МП устройство или система, реализованные на МПК K589, содержат в своей структуре БМУ и ЦПЭ, микроинструкции, предназначенные для управления этими узлами, присутствуют в каждой микрокоманде и являются обязательными. Кроме обязательных, микрокоманда содержит набор специальных микроинструкций, к которым относятся микроинструкции управления шиной КППЭ, а также микроинструкции управления ЗУ, периферийными устройствами, синхронизацией, прерываниями и т.д. Комплексом DSWK589 представляется возможность задавать тип, количество и размеры специальных микроинструкций, определять их символические обозначения, местоположение внутри микрокоманды, для чего микропрограммы снабжаются описанием. Описательная часть содержит название микроинструкции, ее размер в битах, там же указывается соответствие между символической записью и двоичными кодами. К примеру, описание микроинструкции KB, размер которой составляет 16 бит, может быть записан так:

```
KB : FIELD LENGTH = 4 DEFAULT = 0000  
MIKROPS (KC = 0010; KW = 0087; . . . KV =  
= FFFF),
```

где размер поля в полубайтах задается с помощью служебных слов FIELD LENGTH = 4, в скобках указаны символические обозначения конкретных значений микроинструкций KB и соответствующие им цифровые коды. Существенно упрощается запись программ благодаря используемому в DSWK589 способу неявного описания или по умолчанию. В описании код, приписываемый микроинструкции по умолчанию, задается служебным словом DEFAULT = [соответствующий код], в приведенном примере он равен 0000. В результате, запись текста исходных программ сводится к записи символических обозначений команд ЦПЭ, условных переходов БМУ, меток и указанию состояния некоторых специальных микроинструкций. Запись

фрагмента программы, вводимая для обработки программой DSWK589 выглядит следующим образом:

ALR(R8)JFL(A, B);
A: SDR(R0)FFL; B: AIA(AC);

где A, B – метки, на которые осуществляется переход в соответствии с результатами операции ALR(R8). Описательная часть отделяется от собственно текста программ оператором EOD. Для достижения большей простоты в написании программ порядок следования описания специальных микроинструкций соответствует порядку их расположения в микрокоманде. Если нет специальных указаний, то обязательные микроинструкции располагаются в следующем порядке: команда ЦПЭ (7 бит), управление адресом микрокоманды (7 бит), управление флажками (4 бита). При необходимости порядка следования и расположения обязательных микроинструкций может быть изменен: в процессе работы программа DSWK589 помещает на ПМ сообщение-запрос "ВВЕДИТЕ ПОРЯДОК ЗАПИСИ КОДОВ". Ответ на данное сообщение позволяет изменить расположение микроинструкций в микрокоманде.

Запись, хранение, контроль правильности и корректировка исходных программ. После записи программы наносятся на перфокарты и вводятся в ЭВМ. Исходный текст записывается программой DSWK589 на магнитный диск. Перед выполнением основных задач – распределением микрокоманд по ячейкам УП, подготовки текстов для отладки и прошивки ПЗУ – программа DSWK589 выполняет целый ряд процедур по проверке правильности составления программ с синтаксической и логической точек зрения. Если в тексте описаний или программ присутствуют ошибки, то DSWK589 выдает соответствующие сообщения.

К примеру: "НЕ СУЩЕСТВУЕТ МЕТКИ MG В ПРОГРАММЕ" – если ссылка на метку MG есть, а метка в программе отсутствует; "ЧИСЛО МИКРОКОМАНД В ПРОГРАММЕ > 512"; "СИНТАКСИЧЕСКАЯ ОШИБКА В ОПИСАНИИ" и т.д.

При вводе исходных программ DSWK589 нумерует по порядку все микрокоманды, и при корректировке указываются номера микрокоманд, которые нужно удалить или заменить. Если необходимо вставить группу микрокоманд, то указываются места вставок: номер микрокоманды, за которой располагаются добавляемые микрокоманды, и их количество.

Распределение микрокоманд по ячейкам в соответствии с логикой выполнения программ и правилами формирования в БМУ адреса следующей микрокоманды. Распределение микрокоманд осуществляется DSWK589 в определенной последовательности: распределение наиболее ча-

сто выполняемых программой микрокоманд в нулевую строку; распределение микрокоманд, управление на которые передается по условному переходу из нулевой строки; распределение микрокоманд с условными переходами и тех, на которые управление передается по условным переходам; распределение коротких, а затем длинных безусловных последовательностей микрокоманд.

При необходимости происходит перераспределение отдельных операторов, мешающих оптимальному распределению. Если распределение какой-либо части программы по ячейкам управляющей памяти невозможно, то DSWK589 проводит ввод дополнительного пустого оператора, который, не нарушая логики выполнения программы, обеспечивает распределение составляющих ее микрокоманд.

При выявлении логических ошибок, затрудняющих или делающих невозможным распределение, выдаются соответствующие сообщения или предупреждения: "НЕКОРРЕКТНАЯ ПЕРЕДАЧА МИКРОКОМАНДЫ N С ПЕРЕХОДОМ Т НА N1", "МИКРОКОМАНДЫ N1, N2 ДОПОЛНЯЮТСЯ N3, N4 ДЛЯ СВЯЗИ С L", "НЕВЕРЕН ПЕРЕХОД ТИПА JFL ДЛЯ N, N1, N2" и т.д. В зависимости от типа сообщения, выполнение DSWK589 продолжается либо без корректировки исходной программы, либо после ее изменения.

Чтобы распределение было выполнено верно, при написании программ нужно соблюдать очевидные требования: число переходов JFL, JZF, JCF в программе не более 64, число переходов типа JRL, JLL ≤ 32, JPX, JPR ≤ 16 и т.д. При наличии среди исходных программ прерывания первая микрокоманда обозначается меткой СНЕК, что обеспечивает соответствующее требованиям МПК589 расположение в управляющей памяти.

Трансляция текста программ, приведение их к виду, удобному для дальнейшего использования. При отсутствии ошибок распределения K589 заполняет все поля микрокоманды в соответствии с описаниями и абсолютными адресами переходов. Комплекс DSWK589 формирует загрузочные модули для вывода передаваемого текста в абсолютных адресах в шестнадцатиричном и двоичном кодах.

Вывод результатов в различных режимах и формах. Выходная информация может выдаваться в виде: текста исходной программы в символической записи с пронумерованными по порядку микрокомандами; таблицы распределения управляющей памяти с указанием номеров микрокоманд в соответствующих ячейках; диагностических сообщений; текста программы в абсолютных адресах, модифицированного и дополненного с учетом всех описаний; текста программы в шестнадцатиричной или двоичном коде; таблиц послышной прошивки памяти; текста программы на перфоленте.

Разнообразие форм выдачи выходной информации позволяет разработчику сделать выбор для конкретных условий, наиболее эффективно организовать отладку программного обеспечения и всего микропроцессорного устройства или системы в целом.

Выполнение всех перечисленных функций обеспечивается главной процедурой W GK589, независимыми процедурами OYL и BKIRS и пятью—десятью вспомогательными процедурами (см. рисунок), входящими в комплекс программ DSWK589.

Главная процедура W GK589 содержит внутреннюю процедуру PRED и обеспечивает управление режимами работы, последовательностью трансляции и распределения, преобразование справочной информации в необходимый для работы вид, координацию работ подпрограмм распределения.

Процедура OYL (точка входа ENTOYL) содержит внутренние процедуры:

PUMA — ввод исходной программы и запись ее в рабочий файл;

NNVM, ST — сборка подной информации для трансляции и распределения ее по массивам-справочникам;

OPA, ENTOPA, CPS — выявление синтаксических ошибок в тексте программы;

PPOW — полная проверка возможности распределения исходной программы.

Процедура BKIRS содержит внутренние процедуры RAMKA (точка входа NOP), PALL, NEWREM и обеспечивает контроль правильности распределения и синтаксический контроль программ, создание модифицированного и дополненного текста программ в абсолютных адресах, выдачу текста программ.

Подпрограмма WJCZF осуществляет распределение микрокоманд с переходами типа JCF, JZF.

Подпрограмма VL определяет номера микрокоманд, на которые передается управление рассматриваемой микрокомандой.

Подпрограмма PPN1 определяет количество микрокоманд, осуществляющих передачу управления на рассматриваемую микрокоманду.

Подпрограмма PPN2 управляет выборкой переходов для PPN1.

Подпрограммы DIA, DIAT осуществляют дублирование микрокоманды, либо ее замену двумя новыми.

Подпрограмма WXX реализует связи с микрокомандой, число переходов на которую больше двух.

Подпрограмма REMAT подготавливает и печатает таблицу распределения управляющей памяти.


Подпрограмма PPN3 выполняет те же функции, что и VL, для тех микрокоманд, которые необходимо оптимально перераспределить.

Подпрограмма POU SK осуществляет поиск нужной микрокоманды в матрице распределения.

Подпрограммы BIQQ и BIQAT реализуют подготовку и распределение сложных ситуаций, при необходимости заменяют микрокоманду двумя или тремя другими, либо дополняют данный оператор одним или двумя новыми.

Подпрограмма INES определяет область действия перехода условного типа.

Подпрограмма WJCC обеспечивает распределение в текущем столбце.



Функциональная схема комплекса программ DSW K589

Подпрограммы WJZL, IPROW осуществляют распределение микрокоманд с условными переходами типа JEL, JCF, JZF.

Подпрограмма SB#BS переводит числа из шестнадцатитричного кода в двоичный и наоборот.

Подпрограмма NHO обеспечивает оптимальное размещение последовательности микрокоманд с безусловными переходами.

Подпрограмма PERRAS перераспределяет микрокоманду с учетом всех ее связей в другую ячейку.

Подпрограмма PUTI управляет подпрограммами BIQQ, BIQT, TRIRAS; распределяет микрокоманды по ячейкам при особо сложных ситуациях передач управления.

Подпрограммы WJCR, WJZR, WJCE, WJFL, WJRL, WJLL, WJPH, WJPR предназначены для распределения микрокоманд с переходами соответственно: JCR, JZR, JCE, JFL, JRL, JLL, JPH, JPR.

Подпрограмма BPRWOS упрощает сложную для распределения ситуацию путем перераспределения некоторых микрокоманд.

Подпрограмма N2 распределяет сложные ситуации без дублирования и управляет перераспределением и подпрограммами дуолирования.

Подпрограммы TRIRAS, DUBRAS перераспределяют группы микрокоманд с учетом всех их связей.

Подпрограмма ODKOL распределяет микрокоманды с переходами JFL, JCF, JZF в соответствии с передачами их друг другу.

Подпрограмма ASPER предназначена для файлового вывода на перфоленту программы в двоичном виде.

Подпрограмма PERFA подготавливает из исходной программы в шестнадцатитричном коде в соответствии с заданием пользователя необходимый двоичный загрузочный модуль и выводит его на перфоленту.

Подпрограмма BOZB контролирует код операции и название регистра, а также переводит эту информацию в шестнадцатитричный код.

Подпрограммы CORREC, XPHAN (точки входа GOT, STORG) используются для корректировки исходного текста программы на магнитном диске.

DSWK589 эффективен при любой архитектуре микропроцессорных систем и устройств и обеспечивает разработку программного обеспечения при $64 \geq n > 14$, где n — количество бит в микрокоманде. Использование комплекса программ освобождает разработчика от непроизводительных операций по контролю правильности распределения, трансляции, позволяет работать с МПК инженеру любой квалификации.

Программы комплекса DSWK589 написаны на языках PL/1 и ассемблера ДОС, реализованы на ЕС-1022.

Распределение, трансляция и выдача результатов в различных режимах и видах осуществляется ЕС-1022 за 30–35 мин.

ЛИТЕРАТУРА

1. Березенко А.И., Корягин Л.Н., Назарьян А.Р. Микропроцессорные комплекты повышенного быстродействия. — М.: Радио и связь, 1981. — 168 с.
2. Бедревский М.А., Кручинин Н.С., Подолян В.А. Микропроцессоры. — М.: Радио и связь, 1981. — 72 с.
3. Хилбурн Д.Ж., Джулич П. МикроЭВМ и микропроцессоры. — М.: Мир, 1979. — 463 с.

Статья поступила 29 ноября 1983 г.

УДК 621.3.049.77.001.24

Э.Н.Глушеченко, В.Г.Шермаревич

РАСЧЕТ ТОПОЛОГИЙ МИКРОПОЛОСКОВЫХ СВЧ УСТРОЙСТВ

Компоновку сложных многоэлементных интегральных СВЧ устройств из базовых элементов и узлов по выбранной схеме можно считать наиболее эффективным методом топологического проектирования ИС СВЧ.

Машинное проектирование в разработке интегральных схем СВЧ диапазона по сравнению с разработкой низкочастотных БИС и микропроцессоров используется значительно меньше. Развивается оно по двум основным направлениям — функциональному и техническому. Методы функционального проектирования — моделирование элементов и узлов, электрических характеристик сложных интегральных СВЧ цепей и расчет ряда отдельных параметров элементов и узлов — развиты достаточно полно [1, 2]; вопросы технического проектирования, т.е. расчет топологий СВЧ ИС или отдельных ее элементов, практически не рассматривались. Исключение составляют работы [3], в которых каждый функциональный узел представ-




Рис. 1. Топология микрополоскового балансного смесителя с распределенными и сосредоточенными элементами

лен в виде сложного соединения простейших элементов: отрезков микрополосковой линии (МПЛ) различной ширины, неоднородностей, шлейфов, цепей с сосредоточенными параметрами и т.п. (рис.1). Элементы в соответствии со схемой объединяются в функциональные узлы с помощью мощной системы автоматизированного проектирования (САПР). Однако экспериментальная проверка разработанных по такой методике СВЧ ИС не подтвердила адекватность характеристик реальных устройств и их смоделированных на ЭВМ параметров.

Наиболее целесообразным для формализации расчета топологий представляется использование критерия унификации конструктивно-технологических и монтажно-сборочных операций при проектировании СВЧ функциональных устройств (ФУ) [4]. При этом корпус ФУ является базовым соединительным элементом, обеспечивающим не только защиту ИС от внешних воздействий, но и определяющим компоновку цельной или квазинепрерывной полосковой платы (ПП) внутри корпуса. Именно первичные параметры унифицированных элементов определяют электрические характеристики СВЧ ФУ, т.е. являются показателями их качества. Поэтому использование для формализации (унификации) расчетов топологий СВЧ ИС принципов унификации конструкции ФУ [4] представляется наиболее эффективным.

Подложки для интегральных СВЧ устройств [5] изготавливаются из керамики толщиной от 0,5 до 2,0 мм и стандартных размеров 15 × 24, 30 × 24, 30 × 48 мм, т.е. ПП имеет коэффициенты кратности 5 и 6 соответственно. Именно координатная сетка кратных размеров ПП — $5 \times m$ и $6 \times n$ мм (m, n — целые числа) — является первым критерием формализации топологического проектирования СВЧ ИС. К координатным точкам можно "привязать" оси волноводно-коаксиально-полосковых переходов (ВПП и КПП), а также соединительные и удлинительные МПЛ для соединения отдельных полосковых функцио-

нальных элементов и узлов на плате. При этом однозначно определяется рабочее поле как квазинепрерывной ПП, так и отдельных ее частей со стандартными размерами.

При расчете топологии СВЧ ИС предлагается применять второй принцип формализации. В отличие от известных САПР и работ [3] топологическое проектирование осуществляется не непосредственным соединением простейших элементов на основе МПЛ, а путем создания сложных многоэлементных интегральных СВЧ устройств структурной компоновкой по выбранной схеме из базовых элементов и узлов (БЭУ). В качестве таких БЭУ выбраны делители-сумматоры, различные направленные ответвители (НО), согласованные нагрузки, ФНЧ, ФВЧ и другие, имеющие адекватные каждой топологической конфигурации элемента и ее модификациям экспериментально подтвержденные рабочие параметры.

Названные БЭУ имеют привязку по осям МПЛ и являются локальными фрагментами СВЧ ИС первой группы. Кроме того, они имеют оси симметрии O_x и (или) O_y (рис.2) и фиксированную длину отрезков соединительных МПЛ, волновое сопротивление которых может быть произвольным или нормированным, например 50 Ом. Практически в любом БЭУ можно зафиксировать оси, которые могут быть привязаны к конкретным точкам рабочего поля ПП. При этом необходимо следить, чтобы локальный фрагмент не выходил за пределы подложек.

Третьим принципом унификации топологий СВЧ ИС является машинный расчет элементов соединения БЭУ на МПЛ между собой и с КПП (ВПП), установленными в корпус ФУ. Все эти элементы — сопряжения или пересечения равно- и разнородных отрезков (рис.3) — так же как и БЭУ имеют привязку по оси МПЛ и являются локальными фрагментами второй группы.

Используя три изложенных выше принципа унификации (координатную сетку кратных размеров и локальные фрагменты первого и второго типа),




Рис. 2. Топология локальных фрагментов СВЧ ИС первой группы: а — двухканальный равноамплитудный делитель мощности, б — направленный ответвитель встречно-штыревой структуры, в — согласованная нагрузка

рассмотрим основные этапы машинного расчета топологии СВЧ ИС.

На подложке размером 30×24 мм необходимо разместить НО встречно-штыревой структуры на связанных линиях, являющийся элементом балансного каскада, т.е. имеющий на одном из выходов согласованную интегральную нагрузку. Устройст-




Рис. 3. Топологии локальных фрагментов СВЧ ИС второй группы




Рис. 4. Рабочее поле проектирования микрополоскового устройства на стандартной подложке: H_{xm}, H_{yM} — максимальные габариты подложки; h_{xi}, h_{yi} — осевые привязки отдельных фрагментов




Рис. 5. Топология фрагмента балансного микрополоскового устройства: 1 — направленный ответвитель встречно-штыревой структуры; 2 — согласованная нагрузка; 3 — отрезок МПЛ; 4 — дуга МПЛ

во должно быть выполнено в отдельном корпусе, имеющем три СВЧ коаксиально-полосковых перехода.

Максимальное рабочее поле ограничено значениями $H_{x \max} = 30$ мм и $H_{y \max} = 24$ мм (с коэффициентами кратности $m = 6$ и $n = 4$ соответственно). Если расстояние между осями выводов НО не совпадает с точками координатной сетки кратных размеров, то следует воспользоваться локальными фрагментами второй группы, например, сопряжением равноволновых дуг и отрезков регулярной МПЛ. В случае объединения локальных фрагментов первой группы между собой в пределах ПП они могут соединяться непосредственно, без привязки к координатной сетке.

На рис.4 изображено рабочее поле ПП с максимальными габаритами H_{xm} и H_{yM} . Каждому локальному фрагменту схемы соответствуют осевые привязки h_{xi}, h_{yi} (i — номер фрагмента),

причем осевые привязки фрагментов первой группы определяются с учетом их внешних габаритов P_{xm}, P_{yM} .

Проектируемое микрополосковое устройство дециметрового диапазона имеет привязку осей КПП в точках координатной сетки OP_k (k — номер перехода) и состоит из локальных фрагментов четырех видов: НО на связанных линиях и согласованная нагрузка из первой группы, отрезок регулярной линии и дуга МПЛ с волновым сопротивлением 50 Ом — из второй. Поскольку согласованная нагрузка подсоединена к одному из выводов НО, то ее осевая привязка h_{x2}, h_{y2} совпадает с привязкой оси МПЛ выхода НО — OP_{ik} , где i — номер фрагмента в схеме, а k — номер выхода, если локальный фрагмент — многополюсник. На рис.5 изображено устройство, спроектированное с учетом изложенных в настоящей работе принципов.

Следует отметить, что большинство расчетов при проектировании СВЧ ИС может быть выполнено на недорогих инженерных терминалах или мини-ЭВМ. Целесообразность такого решения подтверждает и современная тенденция [6]. Благодаря совершенствованию и повышению эффективности вычислительных средств при проектировании и моделировании не обязательно обращаться к мощным САПР. Именно так были рассчитаны различные интегральные СВЧ устройства, а сравнение их реальных параметров с ожидаемыми подтвердило рациональность предложенных принципов.

ЛИТЕРАТУРА

1. Бова Н.Т., Толстик Ю.В. Методы анализа устройства СВЧ.— Киев, Техника, 1976.— 104 с.
2. Проектирование приемно-усилительных устройств с применением ЭВМ/Л.И.Бурич, Л.Я.Мельников, В.З.Топуриа, Б.Н.Шелковников.— М.: Радио и связь, 1981.— 176 с.
3. Обмен опытом в радиопромышленности, 1978, № 4—5.
4. Глушеченко Э.Н., Слонин Э.В., Николенко В.И. Компонировка и сборка микро-

электронных функциональных модулей.— Электронная промышленность, 1983, вып. 4, с. 13—15.

5. Бушминский И.П., Морозов Г.В. Технология гибридных интегральных схем СВЧ.— М.: Высшая школа, 1980.— 285 с.

6. R a p p a r o r t A n d y. Capable digital-circuit simulators promise breadboard obsolescence.— EDN, 1983, vol. 28, N 6, p. 105—106, 118, 126.

Статья поступила 9 января 1984 г.

УДК 621.3.049.77.002

Т.В.Карамоско, А.С.Князев, В.Е.Матвеев,
В.С.Сироткин, А.З.Тейтельбаум,
А.В.Ходунов

ПОДСИСТЕМА МОДЕЛИРОВАНИЯ ТЕХНОЛОГИЧЕСКИХ ПРОЦЕССОВ ИЗГОТОВЛЕНИЯ ИС

Использование подсистемы «Дельта-1» для разработки технологических процессов плановых НИОКР позволяет без испытаний опытных партий предварительно оценить режимы проведения отдельных операций и групп операций, обеспечивающих требуемые характеристики слоев, а также установить последовательность обработки с учетом перераспределения примесей на всех термических операциях.

Успехи в развитии процессов изготовления ИС привели к необходимости принципиального изменения технологии проектирования. Поскольку разработка архитектуры и логической структуры функциональных систем, содержащих десятки и сотни тысяч элементов, является длительным процессом, а отработка контрольно-измерительных тестов сложна, возникает необходимость в совершенствовании однажды созданной структуры, которое в основном сводится к улучшению технологии ее изготовления. Наиболее приемлемы для этого иерархические методы проектирования — нисходящий и восходящий, когда структура создаваемой системы описывается на уровне внетехнологической абстракции с последующей настройкой ее на конкретный технологический процесс. Переход с одной технологии на другую осуществляется путем перекомпиляции описания проекта. Подобный процесс проектирования предполагает наличие весьма точных моделей, отражающих влияние режимов изготовления ИС на характеристики элементов, так называемых технологических моделей приборов*.

Подсистема «Дельта-1» системы автоматизации проектирования предназначена для расчетов одномерных распределений примесей в элементах ИС в зависимости от параметров исходной кремниевой пластины, последовательности и режимов операций технологического процесса. С помощью этой подсистемы решаются следующие задачи:

оценка чувствительности параметров ИС к изменению режимов технологического процесса; установление допусков на контролируемые параметры технологических тестовых ячеек и кристаллов;

оценка режимов и различных способов построения технологического процесса, в том числе выбор альтернативных операций, установление последовательности обработки и режимов с учетом влияния различных операций на распределение примесей в различных слоях схемы.

Подсистема выполняет расчет пооперационных и итоговых распределений примесей, определяет параметры структур, контролируемые в ходе технологического процесса (глубины залегания переходов, сопротивления слоев, толщину окисла), обеспечивает хранение описания пластины, технологического процесса и использованных при расчетах значений констант и параметров моделей, а также результатов расчетов, вывод на печать исходных данных и результатов расчетов, обслуживание базы данных.

«Дельта-1» дает возможность моделировать основные процессы изготовления ИС: диффузию примеси из внешнего источника, термическую обработку в нейтральной и окислительной среде, ионное легирование, эпитаксиальное наращивание, осаждение и травление окисла. При моделировании диффузионных процессов учитывается зависимость коэффициентов диффузии от концентрации примеси, а в случае проведения процесса в окислительной атмосфере — зависимости коэффициента диффузии и скорости окисления от ориентации кристалла, и сегрегация примеси на поверхности раздела окисел—кремний.

Рассматриваемая подсистема содержит библиотеку моделей для вычисления физико-химических параметров процессов. Выбор конкретной модели и констант выполняется либо «по умолчанию», либо по указанию пользователя. Моделирование процессов диффузионного перераспределения примеси осуществляется на основе решения соответствующих краевых задач методом конечных разностей. При этом обеспечивается возможность автоматической генерации разностных сеток по времени и пространству или построение сетки, заданной пользователем.

Модели ионного легирования позволяют рассчитывать распределения примесей при имплантации в открытую поверхность и через слой окисла. Расчет концентраций выполняется по одной из следующих моделей: распределения Гаусса, Эджворта, Пирсона, распределение, сопряженное из двух полуГауссиан. При этом учитывается наличие у распределений экспоненциального «хвоста» на больших глубинах. Конкретная модель либо указывается пользователем, либо выбирается «по умолчанию»: для бора — распределение Пирсона, для фосфора, сурьмы и мышьяка — распределение, сопряженное из двух полуГауссиан.

Концентрационные профили рассчитываются с использованием интерполяции таблиц моментов распределений, заданных в программе в диапазоне энергий 10—1000 кэВ. Пользователь имеет возможность задать свои значения моментов.

Подсистема «Дельта-1» состоит из двух частей: комплекса программ расчета одномерных распределений примесей и банка данных. Комплекс содержит управляющий процессор, процессор ввода и обмена данными, инициализатор начальных условий, моделирующий процессор и процессор формирования и вывода результатов моделирования.

Управляющий процессор предназначен для организации вычислений в зависимости от за-

*Сироткин В.С., Пресс Ф.П. Управление технологическими процессами производства полупроводниковых приборов.— М.: Энергия, 1979.— 208 с.

данного режима работы и для управления работой других составных частей подсистемы.

Процессор ввода и обмена данными осуществляет ввод и контроль исходных данных, запись (чтение) информации в (из) банка данных и вывод диагностических сообщений.

Инициализатор начальных условий служит для формирования начальных распределений всех примесей и задания значений «по умолчанию» всем модельным константам.

Моделирующий процессор является ядром комплекса и обеспечивает собственно моделирование процессов, происходящих при выполнении операций последовательно для каждой примеси. После окончания моделирования на каждой операции концентрационные профили записываются в банк данных и в дальнейшем используются в качестве начальных условий для моделирования следующей операции. Это обеспечивает возможность начала при необходимости повторного моделирования с произвольной операции технологического процесса.

Процессор формирования и вывода результатов осуществляет расчет заказанных пользователем параметров структуры и распределений примесей и вывод их на печать, а также формирование в базе данных информации для последующего расчета электрических характеристик элементов схемы.

Банк данных подсистемы «Дельта-1» состоит из трех частей: базы данных «Базовые варианты», базы данных «Структура элементов» и программ обслуживания.

База данных «Базовые варианты» предназначена для временного хранения пооперационных распределений примесей. Ее наличие позволяет выполнять многократные расчеты при выборе режимов — без повторного расчета неизменяемых начальных операций процесса. База используется в период выполнения текущих расчетов для предварительного выбора варианта технологии по значениям структурных параметров.

База данных «Структура элементов» осуществляет связь подсистемы «Дельта-1» с подсистемой расчета электрических характеристик элементов ИС. Она содержит итоговые распределения примесей, типы легирующих примесей и некоторую другую необходимую информацию.

Программы обслуживания обеспечивают генерацию базы данных, а также выполнение других сервисных функций по обслуживанию (удаление информации из базы данных, сжатие, распечатку оглавления и др.).

Подсистема «Дельта-1» функционирует на базе ЭВМ ЕС-1055, ЕС-1060 под управлением операционной системы ОС ЕС 6.1. Программы комплекса расчета распределений примесей написаны на языке Фортран IV. Программы обслуживания базы данных — на языках PL/1 с использованием оптимизирующего транслятора. Ряд программ составлен на языке ассемблера. Вся подсистема занимает объем памяти около 300 К.

Подсистему наиболее целесообразно применять совместно с другими подсистемами САПР на стадиях проектирования новых изделий, а также при анализе технологических процессов с целью совершенствования и повышения качества ИЭТ. Как показал опыт, использование подсистемы на ранних стадиях проектирования технологических процессов позволяет сэкономить в рамках одной темы до 200 кремниевых пластин.

Статья поступила 1 декабря 1983 г.

УДК 621.3.049.77.001.2:681.3.06

А.Н.Мокшин, Г.В.Хлунов, П.А.Хлунова

ТРЕБОВАНИЯ К ПРОГРАММНОМУ ОБЕСПЕЧЕНИЮ ПОДСИСТЕМЫ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ ЭЛЕМЕНТОВ ИС

Основное внимание при разработке прикладного программного обеспечения (ППО) для расчета электрических характеристик элементов ИС с помощью решения фундаментальной системы уравнений (ФСУ) уделяется созданию моделей электрофизических процессов в полупроводниках, методам аппроксимации и решения ФСУ. Вопросы же, связанные с архитектурой программного обеспечения, организацией процесса вычислений, обработкой результатов, информативностью и компактностью представления результатов, практически не рассматриваются. Это связано с тем, что первые вопросы легко алгоритмируются, тогда как для вторых требуется интуитивное решение. Удельный вес и трудоемкость решения вторых вопросов в прикладном программном обеспечении значительно выше первых.*

Прикладное программное обеспечение для расчета электрических характеристик элементов ИС, базирующееся на решении ФСУ, в условиях промышленного применения должно обладать достаточной степенью универсальности и быть пригодным для обработки элементов ИС различного типа (биполярных и униполярных) с различной геометрией и структурой (с диэлектрическим покрытием и без него). Это дает возможность разработчику варьировать структуру и геометрию элементов ИС в достаточно широких пределах, что особенно важно на начальных этапах проектирования при поиске новых конструктивных решений.

ППО должно отличаться простотой настройки на решение задач требуемой размерности без значительных отладочных работ, что позволит рационально использовать оперативную память ЭВМ при мультипрограммном режиме работы (наиболее целесообразно выделять необходимый объем оперативной памяти под массивы сеточных распределений при прогоне программы, что полностью устраняет необходимость какой-либо настройки и проведения отладочных работ).

Важным представляется возможность обеспечения перехода сеточных распределений с одной сетки на другую, так как при сложной геометрии элемента ИС трудно заранее задать сетку так, чтобы обеспечить оптимальную погрешность получаемых результатов и устранить возможность

*Reiser M. Computing methods in semiconductor problems.— Lecture notes in computer science, 1974, N 10, p. 441—466.

переполнения разрядной сетки ЭВМ при решении уравнений непрерывности на начальных этапах итерационного процесса. Особенно нежелательно возникновение ситуации переполнения, так как в этом случае итерационный процесс перестает быть устойчивым и задание будет снято с выполнения операционной системой. Лучше всего эту проблему позволяет решить динамическая перегенерация сетки в ходе итерационного уточнения решения, что представляет собой не только сложную научную проблему, но и сложную техническую задачу программирования.

ППО должно обеспечивать завершение итерационного процесса независимо от выполнения условий сходимости. Это гарантирует получение информации о текущем состоянии итерационного процесса, которая теряется в случае снятия задания операционной системой по лимиту времени из-за плохой сходимости итерационного процесса (например, вследствие осцилляции сеточных решений).

ППО должно содержать средства восстановления итерационного процесса на случай преждевременной его остановки или незавершенности процесса сходимости. Преждевременные остановки вычислительного процесса могут происходить при сбое ЭВМ или операционной системы, либо при запрограммированной остановке при наличии контрольно-диагностических средств. Это позволяет избежать повторных расчетов и повышает надежность работы ППО.

ППО должно включать программы визуального представления сеточных распределений в требуемом масштабе с возможностью локализации области изображения. Графики поверхностей в соответствующих осях координат или графики эквилиний, построенные на графопостроителе или на АЦПУ, наглядно представляют электрофизические процессы в элементах ИС, что развивает интуитивное мышление разработчика.

Для повышения эффективности и надежности работы ППО предназначена база данных с обслуживающими программами, необходимость использования которой обусловлена большими затратами времени получения результатов и нерациональностью их пересчета при многократном использовании, требованием передачи данных от программы к программе на различных этапах проектирования ИС, а также требованием создания архива разработок.

ППО должно включать в себя программы эффективного, надежного и избыточного ввода исходных данных, к которым относятся геометрия элемента ИС, граничные условия, распределение примеси, заряд на границе раздела диэлектрик-полупроводник, электрофизические параметры материалов и моделей процессов, сетка, параметры итерационного процесса, начальные сеточные распределения, параметры управления вводом-выводом. Многие из входных данных имеют типовые значения и

неоднократно используются в различных задачах. Избыточность ввода означает ввод только новых значений переменных, все остальные должны поступать из базы данных или задаваться программным путем. Надежность ввода означает гарантированное задание значений всех переменных в соответствии с их типом. Под эффективным вводом сеточных распределений понимается наличие программ ввода со входного потока коррекций этих распределений в определенных подобластях элемента ИС с учетом регулярности повторения значений, что вместе с увеличением свободы действий разработчика обеспечивает снижение трудоемкости подготовки данных.

Составной частью ППО должны быть контрольно-диагностические средства и средства принятия решений как основные средства повышения надежности его работы и качества разработки подпрограмм, входящих в ППО. Все средства контроля разделяются на контроль вычислительного процесса и контроль данных.

К контролю вычислительного процесса относятся контроль ситуаций переполнения разрядной сетки ЭВМ в ходе итерационного уточнения сеточных распределений; контроль сходимости численного процесса, определяющий необходимость использования средств гашения осцилляций и регуляризации процесса сходимости; контроль использования процессорного времени в целях определения моментов сброса текущего состояния вычислительного процесса в специальную область хранения, а также момента свертывания вычислений при исчерпании отведенного на выполнение лимита процессорного времени.

К контролю данных относится контроль соответствия значений данных функциональным возможностям ППО. Несоответствие может означать необходимость исправления или данных, или программной единицы, не соответствующей выполняемой функции (эта ситуация может возникать при модифицировании ППО и расширении его функциональных возможностей). Таким образом, контролируются и данные и правильность разработки ППО. При обнаружении ошибок в данных пользователь получает сведения о характере ошибки, а разработчик ППО — о месте ее обнаружения в программе.

С учетом рассмотренных требований был разработан комплекс программ "Сатурн", предназначенный для расчета электрофизических и электрических характеристик элементов ИС сложной геометрии и структуры в стационарном режиме в двумерной области, ориентированный на анализ и проектирование элементов ИС в условиях промышленного применения. Разработанный комплекс может быть также использован и для проведения научных исследований электрофизических процессов в элементах ИС.

УДК 621.3.049.771.14.002

А.И.Коробов

ЭФФЕКТИВНОСТЬ ОРГАНИЗАЦИИ ПОДРАЗДЕЛЕНИЙ РАЗРАБОТЧИКОВ ТЕХНОЛОГИИ БИС ПО МЕТОДИЧЕСКОМУ ПРИНЦИПУ

Повышение эффективности использования метода тестовых схем для анализа технологических процессов на этапах разработки и изготовления БИС возможно при реализации методического принципа формирования подразделений разработчиков. Результаты тестового анализа могут рассматриваться как основа взаимодействия подразделений, сформированных по такому принципу.

Формирование подразделений разработчиков БИС часто осуществляется по функциональному принципу. К этому вынуждают такие причины, как тесное взаимодействие специалистов, участвующих в разработке конструктивно-технологического варианта БИС, что является необходимым условием поддержания ее высоких темпов и качества, а также отсутствие в информации,

получаемой при контроле БИС, сведений о результатах проведения отдельных технологических операций. В то же время универсализация технологических методов и повышение стоимости оборудования, обусловленные увеличением степени интеграции и функциональной сложности микроэлектронных схем [1], делают целесообразным организацию разработчиков исходя из используемых в разработке технологических методов. Именно при таком формировании подразделений обеспечивается повышение эффективности применения того или иного технологического метода и дорогостоящего оборудования.

Перейти к этому принципу организации позволяет возможность получения информации о технологическом процессе с помощью тестовых схем [2, 3].

Известно, что любая БИС формируется из компонентов — слоев и легированных областей заданной конфигурации. Функционирование и ее качество определяются в конечном счете физическими характеристиками, геометрическими размерами и степенью повреждаемости компонентов. Значения этих параметров, установленные путем анализа технологии, в данном случае КМОП БИС (см. таблицу), позволяют объективно оценить уровень настройки и точность выполнения операций технологического процесса формирования конкретного компонента.

Тестовые элементы, их назначение и контролируемые параметры

Тестовые элементы	Назначение	Контролируемые параметры
Два диффузионных резистора с различной шириной, формируемые в каждой диффузионной области: карман, p^+ , n^-	Контроль качества формирования диффузионных областей	Процент элементов, имеющих ток утечки через $p-n$ переход диффузионного резистора выше установленного допуском Поверхностное сопротивление диффузионного слоя Отклонение геометрических размеров элемента от заданных Пробивное напряжение $p-n$ перехода диффузионного резистора М-фактор $p-n$ перехода диффузионного резистора
Два резистора с различной шириной в каждом слое металлизации (Al, Mo)	Контроль качества формирования металлизированных слоев	Процент резисторов, имеющих обрыв Поверхностное сопротивление металлизированного слоя Отклонение геометрических размеров от заданных
Резистор в каждом слое металлизации, расположенный на ступеньках окисла	Контроль качества формирования металлизированных слоев	Процент резисторов, имеющих обрыв
Два МОП конденсатора, (над подложкой и над "карманом")	Контроль качества формирования подзатворного окисла	Процент МОП конденсаторов, имеющих ток утечки выше установленного допуском Пороговое напряжение Удельная емкость подзатворного окисла Толщина подзатворного окисла Напряжение плоских зон Эффективный заряд в окисле Плотность поверхностных состояний Поверхностная концентрация носителей заряда в полупроводнике
Резистивные змейки с контактными переходами Al-Mo, Al- p^+ , Al- n^+ разных размеров	Контроль качества вскрытия контактных окон	Процент элементов, имеющих некачественное вскрытие контактных окон

Продолжение таблицы

Тестовые элементы	Назначение	Контролируемые параметры
Три <i>n-p</i> -канальных МОП транзистора с различной шириной и длиной канала	Контроль качества формирования МОП-транзисторов и подзатворного окисла в транзисторных структурах	Процент транзисторов, имеющих ток утечки сток-затвор и подложка (карман) — затвор выше установленного допуском Процент транзисторов, имеющих ток утечки сток-подложка (карман) выше установленного допуском Пороговое напряжение транзисторов Отклонение геометрических размеров канала транзисторов от заданных топологией Коэффициент проводимости канала транзистора Подвижность носителей заряда в канале транзисторов
Паразитный <i>p</i> - и <i>n</i> -канальный транзистор	Контроль качества формирования межслойной изоляции	Пороговое напряжение паразитного транзистора
МДМ-конденсатор ($Mo-SiO_2-Al$)	Контроль качества формирования межслойной изоляции	Процент МДМ-конденсаторов, имеющих ток утечки выше установленного допуском
Функциональное устройство (45 последовательно соединенных инверторов)	Получение интегральной характеристики уровня настройки технологического процесса изготовления КМОП БИС	Процент устройств, имеющих напряжение на выходе в состоянии "лог. 0" выше установленного допуском Процент устройств, имеющих напряжение на выходе в состоянии "лог. 1" ниже установленного допуском Процент устройств, имеющих потребляемый ток на выходе в состоянии "лог. 0" и "лог. 1" выше установленного допуском Процент выхода годных устройств по напряжению и потребляемому току на выходе в состоянии "лог. 0" и "лог. 1"

Учитывая возможность использования серийно выпускаемого оборудования для создания информационно-управляющих систем, базирующихся на методе анализа процесса при помощи тестовых схем, можно считать, что получение данных, аналогичных приведенным в таблице, не является проблематичным и для других устройств [4]. Сложность обеспечения дальнейшего увеличения интеграции БИС будет стимулировать реализацию методического принципа формирования организационной структуры, в которой должны быть предусмотрены три типа подразделений, отвечающие за разработку: методов и операций формирования компонентов БИС, конструктивно-технологических вариантов БИС в целом, методов аттестации технологических процессов и продукции. На основании полученных в подразделениях данных оцениваются конкретные технологические методы и процессы и задаются требуемые характеристики их уровня, необходимые для реализации конструкций рассматриваемого варианта БИС с допустимым выходом годных. Появляется возможность постановки определенных задач перед разработчиками методов и операций формирования компонентов БИС с требуемыми характеристиками, показателями стабильности, геометрическими размерами, а также приемлемым процентом выхода годных. Установление связей между интегральными характеристиками качества процесса (процентом выхода годных и надежностью изготавливаемых изделий) и характеристиками уровня и точности настройки операций [2] позволяет обеспечить распределение ответственности между подразделениями разработчиков различных методов и операций технологического процесса в

производстве БИС. Реализация метода тестовых схем открывает дополнительные возможности для экономического стимулирования работ.


ЛИТЕРАТУРА

- И г н а т ь е в В.В. Совершенствование технологических процессов изготовления интегральных схем. Радиозлектроника в 1980 году: Обзор по материалам иностранной печати.— НИИЭИР, 1980, т. 2, с. 1—28.
- В а с и л ь к о в В.Е., З а х а р о в В.П., К о р о б о в А.И. Анализ технологии изготовления БИС при помощи тестовых схем.— Электронная техника. Сер. 3. Микроэлектроника, 1982, вып. 1, с. 86—91.
- Б о г д а н о в И.М., С а м о й л о в В.В. Предупредительный контроль в технологическом процессе изготовления пластин с ИС.— Электронная промышленность, 1974, вып. 4, с. 19—23.
- Автоматизированные системы контроля и управления качеством разработки и изготовления БИС/ Н.З.Гнатюк, В.Е.Васильков, В.П.Захаров и др.— Электронная техника. Сер. 3. Микроэлектроника, 1982, вып. 2, с. 84—89.

Статья поступила 24 января 1983 г.

УДК 621.371.39

ВОЛНОВОДНЫЙ АКУСТООПТИЧЕСКИЙ ДЕФЛЕКТОР



Для оптических методов обработки информации применяются аналоговые быстродействующие вычислители. Акустооптические дефлекторы, являющиеся элементами быстрого ввода данных в оптические процессоры, позволяют создавать устройства обработки сигналов в реальном масштабе времени (например, реально-временной анализатор спектра радиосигналов).

Волноводный акустооптический дефлектор (ВАОД) предназначен для сканирования, модуляции и переключения света в оптических системах обработки информации.


Основным параметром ВАОД является диапазон рабочих частот. Созданы дефлекторы на диапазоны частот 31—37, 128—152, 270—330, 400—620, 575—825 МГц.

ВАОД (см. рисунок) состоит из диффузионного оптического волновода 1, разме-

щенного на подложке 2 из ниобата лития (LiNbO_3), встречно-штыревого электроакустического преобразователя 3, призмных элементов ввода-вывода оптического излучения 4, 5 и поглотителя поверхностной акустической волны 6. Подложка с элементами дефлектора расположена в стеклометаллическом корпусе с оптическими окнами и ВЧ разъемом типа СР-50-112ФВ. Габаритные размеры корпуса — 35x15x10 мм. Масса дефлектора не превышает 10 г.

Принцип действия ВАОД основан на эффекте взаимодействия оптической и акустической поверхностных волн. Высокочастотный управляющий сигнал подается на электроакустический преобразователь. В нем энергия электромагнитной волны преобразуется в энергию поверхностной акустической волны, которая пересекая оптический волновод, вызывает изменение величины его эффективного показателя преломления. Оптическая волна, введенная в волновод при помощи призмного элемента ввода, испытывает дифракцию на периодических изменениях показателя преломления волновода (выводится аналогичным призмным элементом вывода).

Номинальное значение ВЧ напряжения составляет 2 В, допустимое отклонение напряжения питания от номинального ± 1 В. Параметры дефлектора обеспечиваются при температуре окружающей среды $25^\circ\text{C} \pm 5^\circ\text{C}$. Относительная влажность при хранении и эксплуатации не более 80%.



Функциональная схема интегрального акустооптического дефлектора



В.А.Волков, В.П.Вырелкин, А.В.Калинин,
М.Ю.Кваша, Н.В.Процикин

УДК 621.396.623

ГРОМКОГОВОРИТЕЛЬ С ПЛОСКОЙ ДИАФРАГМОЙ ДЛЯ ВОСПРОИЗВЕДЕНИЯ ВЫСШИХ ЧАСТОТ

Громкоговоритель содержит два основных узла: диафрагму и магнитную систему. Последняя выполнена на кольцевом магните из феррита бария и имеет традиционное построение (полюсный наконечник—магнит—кern). Полюсный наконечник благодаря малой высоте и определенной конфигурации концентрирует магнитные силовые линии в сравнительно узкий пучок, в поле которого располагается кольцевая диафрагма с нанесенной на нее звуковой катушкой в виде плоской спирали. Магнитная система и диафрагма осесимметричны.

Диапазон воспроизводимых частот громкоговорителя с плоской диафрагмой составляет 4—100 кГц при неравномерности 5 дБ (см. рисунок, а), среднее стандартное звуковое давление — 0,27 Па. При мощности 5 Вт коэффициент нелинейных искажений во всем диапазоне не превышает 1%. Для расширения частотного диапазона в область низких частот (см. рисунок, б) диафрагма концентрически гофрируется и крепится к верхнему и нижнему наконечникам диэлектрическими кольцами.



Амплитудно-частотные характеристики громкоговорителей:

а — в диапазоне воспроизводимых частот с плоской диафрагмой; б — в области низких частот с гофрированной диафрагмой (сплошная линия) и с плоской диафрагмой (штриховая линия)

Диафрагма изготавливается методом фотолитографии из полиэтилентерефталатной пленки толщиной 10 мкм, дублированной алюминиевой фольгой марки А5Т. Для уменьшения нелинейных искажений в плоскости диафрагмы с внутренней стороны проложена минеральная вата небольшой плотности.

По основным электроакустическим характеристикам громкоговоритель не уступает лучшим зарубежным аналогам. Частотная характеристика равномерна в диффузном поле, искажения незначительны даже при больших громкостях. Он хорошо передает импульсные сигналы и обеспечивает четкую передачу звуковых образов.

В.И.Давыгов, Г.Н.Швегов, Л.А.Яцына



УДК 621.382.82:62—762:621.791.763.3
Рубрика 47.13.15

ПОЛУАВТОМАТ ГЕРМЕТИЗАЦИИ МИКРОСХЕМ ШОВНОЙ КОНТАКТНОЙ СВАРКОЙ

ОЗКС 700-2

Предназначен для герметизации микросхем в металлокерамических корпусах с прямоугольными крышками и планарным или двухрядным расположением выводов односторонней шовной контактной сваркой с конвейерным перемещением изделий. Переход на герметизацию другого типа корпуса осуществляется сменой верхних деталей гнезд конвейера. Рекомендуется для применения в электронной и радиотехнической промышленности и точном приборостроении.

По сравнению с полуавтоматом ОЗКС 700—1 полуавтомат ОЗКС 700—2 имеет ряд преимуществ, повышающих надежность работы и процент выхода годных изделий: в источник питания введен программатор, позволивший регулировать количество точек по длине каждого сварного шва; использованы система электронного контактирования сварочных роликов с корпусами для включения сварочного тока с дискретно регулируемыми задержками и узел предварительной прихватки крышек, установленный на механизме перемещения и сварки.

ТЕХНИЧЕСКАЯ ХАРАКТЕРИСТИКА

Кинематическая производительность, шт./ч	.. 700
Мощность, потребляемая при установленном режиме работы, кВт·А не более 2,5
Питание, В 220 (50 Гц)
Скорость сварки, мм/с 8,5—10
Усилие сжатия, прикладываемое к свариваемым деталям корпусов, Н 2—10
Длительность сварочных импульсов, регулируемая углом включения 40—150° и углом
выключения 80—150°, мс 2—8
Длительность паузы между сварочными импульсами, мс 0—60
Шаг цепи конвейера, мм 44
Количество гнезд конвейера 30
Диаметр электродов, мм 10
Угол конусности электродов, град 5—10
Размер (максимальный) герметизируемой крышки, мм 14x14
Размер (максимальный) выводной рамки корпусов по диагонали, мм 95
Загрузка крышек и оснований корпусов, выгружка загерметизированных изделий ручная
Сварка по длинным и коротким сторонам крышек, поворот на 90° между сварочными изделиями автоматические
Габаритные размеры полуавтомата, мм 800x800x1150
Масса полуавтомата, кг 200

Ответственные за выпуск *Т. М. Вакуленко, Л. И. Жукова*
Художник *В. А. Чернецов*
Технический редактор *Г. М. Корнеева*
Цветное фото на обложке *Б. В. Борисевича*
Корректоры *А. В. Смирнова, Л. П. Данченкова*



Т — 15087
Уч.—издл. 12
Заказ 827

Подписано в печать 20.07.84

Формат 60x90/8
Индекс 3833
Тираж 4480

Объем 9,5 п.л.
40 статей, 1 реф.
Цена 2 руб.90 коп.